8(495)909-90-01
8(964)644-46-00
pro@sio.su
Главная
Системы видеонаблюдения
Охранная сигнализация
Пожарная сигнализация
Система пожаротушения
Система контроля удаленного доступа
Оповещение и эвакуация
Контроль периметра
Система домофонии
Парковочные системы
Проектирование слаботочных сетей
Аварийный
контроль
Раздел: Документация

0 ... 103 104 105 106 107 108 109 ... 117

Рекомендуемое значение напряжения источника питания: Vdd= 3 В...3,6 В. На->начение выводов — табл. Б.19, структурная схема — рис. Б.19.


Таблица Б.19. Назначение выводов БИС CXD3000R

№ вывода

Символ

Функциональное назначение

1,2

NC

Нет соединения

3

SE

Вход сигнала ошибки для сервосистемы управления двигателем позиционирования

4

FE

Вход сигнала ошибки фокусировки

5

VC

Вход схемы формирования средней точки напряжения питания

6

VPC01

Выход схемы с тремя состояниями. Используется при включении ФАПЧ с широкой полосой

7

VPC02

Выход схемы с тремя состояниями. Используется при включении ФАПЧ с широкой полосой

8

VCTL

Вход сигнала управления ГУН 2

9

FILO

Выход схемы фильтра основной системы ФАПЧ

10

FILI

Вход схемы фильтра основной системы ФАПЧ

11

РСО

Выход схемы с тремя состояниями (основная петля ФАПЧ)

12

CLTV

Вход управления умножителем основного ГУН

13

AVSS1

Общий аналоговых схем

14

RFAC

Вход EFM-сигнала

15

BIAS

Для подключения внешнего резистора, задающего ток опорного источника в схеме компенсации асимметрии

16

ASYI

Вход компаратора в схеме контроля асимметрии

17

ASYO

Выход сигнала EFM, преобразованного в двоичный код

18

AVDD1

Для подключения источника питания аналоговых схем

19

NC

Нет соединения

20

DVDD1

Для подключения источника питания цифровых схем

21

DVSS1

Общий цифровых схем

22

ASYE

Вход сигнала вкл./откл. схемы компенсации асимметрии (1 — вкл)

23

PSSL

Вход переключения режима выхода аудиоданных (0 — последовательный, 1 — параллельный)

24

WDCK

Выход сигнала тактирования слов данных. 48хВСК, f = 2Fs

25

LRCK

Выход сигнала тактирования L/R, f = Fs. В периоде сигнала LRCK — 48 импульсов тактовых сигналов ВСК

26

LRCKI

Вход для сигнала тактирования, левый/правый в блоке ЦАП

27

DA16

DA16...DA1 — выходы интерфейса последовательных/параллельных данных. DA16 — выход 16-го разряда (старший разряд) при PSSL = 1 (параллельные данные), при PSSL = 0 выход последовательных данных, старший значащий разряд — первый на выходе, 48хВСК

28

PCMDI

Вход для аудиоданных в блоке ЦАП (в периоде сигнала LRCK — 48 импульсов тактовых сигналов ВСК)

29

DA15

Выход 15-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала ВСК для режима 48хВСК СЗР — первый на выходе

30

BCKI

Вход для сигнала тактирования битов аудиоданных в блоке ЦАП

31

DA14

Выход 14-го разряда, при PSSL = 1, при PSSL = 0 выход последовательных данных, младший значащий разряд — первый, 64хВСК

32

DA13

Выход 13-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала ВСК для режима 64хВСК МЗР — первый на выходе

33

DA12

Выход 12-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала тактирования L/R. В периоде сигнала LRCK — 64 импульса тактового сигнала ВСК

34

DA11

Выход 11-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала GTOP (GTOP — сигнал, определяющий состояние схемы кадровой синхронизации, "высокий" уровень свидетельствует о том, что выделенные кадровые синхрогруппы истинны)

35... 38

NC

Нет соединения


Таблица Б.19. Продолжение

№ вывода

Символ

Функциональное назначение

39

DA10

Выход 10-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала XUGF (XUGF инвертированная кадровая синхрогруппа)

40

DA09

Выход 9-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала XPLCK (XPLCK инвертированный сигнал тактовой частоты, выдепенный из EFM-сигнала)

41

DA08

Выход 8-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала GFS ("высокий" уровень сигнала GFS при условии, что выделенная из EFM-сигнала кадровая синхрогруппа предполагается системой защиты на данном месте, т.е. нет необходимости в коррекции)

42

DA07

Выход 7-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала RFCK (период RFCK = 136 мкс, сигнал характеризует точность кварцевого генератора)

43

DVD02

Для подключения источника питания цифровых схем

44

DA06

Выход 6-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала С2Р0 {наличие ошибок при считывании данных)

45

DA05

Выход 5-го разряда, при PSSL = 1, при PSSL = 0 выход сигнапа XRAOF (появпение данного сигнапа вызвано величиной джиттера, превышающей величину ± 28 кадров, ОЗУ не в состоянии скомпенсировать данную величину)

46

DA04

Выход 4-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала MNT3

47

DA03

Выход 3-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала MNT2

48

DA02

Выход 2-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала MNT1

49

DA01

Выход 1-го разряда, при PSSL = 1, при PSSL = 0 выход сигнала MNTO

50

DVSS2

Общий цифровых схем

51

XTSL

Вход схемы выбора частоты кварцевого резонатора ("низкий" уровень — 16,9344 МГц, "высокий" уровень — 33,8688 МГц)

52

MCKO

Выход тактового сигнала для DSP. Инверсия сигнала XTLI

53

FSTI

Вход частоты равной 2/3 XTLI

54

NC

Нет соединения

55

FSTO

Выход делителя частоты 2/3 XTLI

56

C4M

Выход делителя частоты сигнала 1/4 XTLI

57

C16M

Выход частоты 16,9344 МГц

58

DVdd3

Для подключения источника питания цифровых схем

59

MD2

Включение/отключение схемы цифрового выхода ("высокий" — вкл.)

60

DOUT

Выход цифрового сигнала

61

MUTE

Приглушение звука ("высокий" уровень — блокировка)

62

WFCK

Выход сигнала WFCK (кадровая синхронизация)

63

SCOR

Выход детектора синхрогрупп субкода ("высокий" уровень — при обнаружении субкода)

64

SBSO

Выход данных субкода P...W

65

EXCK

Вход сигнапа синхронизации чтения данных субкода P...W

66

SQSO

Выход данных субкода Q

67

SQCK

Вход сигнапа синхронизации чтения данных субкода Q

68

SCSY

Вход сигнала пересинхронизации

69

XRST

Вход сигнала сброса. Активный уровень — "низкий"

70

DTS2

Тестовый вывод встроенного ЦАП. В схеме проигрывателя подается "высокий" уровень

71...74

NC

Нет соединения

75

DTS1

Тестовый вывод встроенного ЦАП. В схеме проигрыватепя подается "высокий" уровень

76

DTSO

Тестовый вывод встроенного ЦАП. В схеме проигрывателя подается "низкий" уровень



0 ... 103 104 105 106 107 108 109 ... 117