Раздел: Документация
0 1 2 3 4 ... 195 генератор с внешним кварцевым или пьезокерамическим резонатором, внешний сигнал синхронизации; •наличие нескольких режимов пониженного энергопотребления; •наличие детектора пониженного напряжения питания (Brown-Out Detector—BOD); •возможность программного снижения частоты тактового генератора1*. 1.3.Характеристики процессора Основными характеристиками процессора микроконтроллеров AVR семейства Mega являются: •полностью статическая архитектура, минимальная тактовая частота равна нулю; •арифметико-логическое устройство (АЛУ) подключено непосредственно к регистрам общего назначения (32 регистра); •большинство команд выполняются за один период тактового сигнала; •векторная система прерываний, поддержка очереди прерываний; •большое число источников прерываний (до 45 внутренних и до 32 внешних); •наличие аппаратного умножителя. 1.4.Характеристики подсистемы ввода/вывода Подсистема ввода/вывода микроконтроллеров AVR семейства Mega имеет следующие особенности: •программное конфигурирование и выбор портов ввода/вывода; •выводы могут быть запрограммированы как входные или как выходные независимо друг от друга; •входные буферы с триггером Шмитта на всех выводах; •имеется возможность полного отключения цифрового порта ввода/вывода от физического вывода микросхемы2); •на всех входах имеются индивидуально отключаемые внутренние подтягивающие резисторы сопротивлением 20...50 кОм. Не во всех моделях. В новых моделях. 1.5.Периферийные устройства Микроконтроллеры семейства Mega имеют богатый набор периферийных устройств (ПУ): •один или два 8-битных таймера/счетчика. Во всех моделях с двумя 8-битными таймерами/счетчиками один из них может работать в качестве часов реального времени (в асинхронном режиме); •от одного до четырех 16-битных таймеров/счетчиков; •сторожевой таймер; •одно- и двухканальные генераторы 8-битного ШИМ-сигнала (один из режимов работы 8-битных таймеров/счетчиков); •двух- и трехканальные генераторы ШИМ-сигнала регулируемой разрядности (один из режимов работы 16-битных таймеров/счетчиков). Разрешение формируемого сигнала может составлять от 1 до 16 бит; •аналоговый компаратор; •многоканальный 10-битный АЦП последовательного приближения, имеющий как несимметричные, так и дифференциальные входы; •последовательный синхронный интерфейс SPI; •последовательный двухпроводный интерфейс TWI (полный аналог интерфейса 12С); •от одного до четырех полнодуплексных универсальных синхронных/асинхронных приемо-передатчиков (USART). В ряде моделей эти приемо-передатчики могут использоваться в качестве ведущего устройства шины SPI; •универсальный последовательный интерфейс USI, который может использоваться в качестве интерфейса SPI или 12С. Кроме того, USI может использоваться в качестве полудуплексного UART или 4/12-битного счетчика. 1.6.Архитектура ядра Ядро микроконтроллеров AVR семейства Mega выполнено по усовершенствованной RISC-архитектуре (enhanced RISC) (Рис. 1.1), в которой используется ряд решений, направленных на повышение быстродействия микроконтроллеров. Арифметико-логическое устройство (АЛУ), выполняющее все вычисления, подключено непосредственно к 32 рабочим регистрам, объединенным в регистровый файл. Благодаря этому, АЛУ может выполнять одну операцию (чтение содержимого регистров, выполнение операции и запись результата обратно в регистровый файл) за такт. Кроме того, практически ПЗУ (FLASH) Последовательный синхронный интерфейс SP! Регистр команд Счетчик команд Дешифратор команд 32 регистра общего назначения \ АЛУ / ПЗУ (EEPROM) Г Регистры управления Таймеры АЦП Аналоговый компаратор
Рис. 1.1. Архитектура ядра микроконтроллеров AYR каждая из команд (за исключением команд, у которых одним из операндов является 16-битный адрес) занимает одну ячейку памяти программ. В микроконтроллерах AVR реализована Гарвардская архитектура, характеризующаяся раздельной памятью программ и данных, каждая из которых имеет собственные шины доступа. Такая организация позволяет одновременно работать как с памятью программ, так и с памятью данных. Разделение информационных шин позволяет использовать для каждого типа памяти шины различной разрядности, причем способы адресации и доступа к каждому типу памяти также различаются. В сочетании с двухуровневым конвейером команд такая архитектура позволяет достичь производительности в 1 MIPS на каждый МГц тактовой частоты. 1.7. Цоколевка и описание выводов В семейство Mega на сегодняшний день входит в общей сложности 24 модели микроконтроллеров, которые делятся на 4 группы. 1. Микроконтроллеры в 32-выводных корпусах типа TQFP и MLF (также выпускаются в 28-выводных корпусах типа DIP) с максимальным числом контактов ввода/вывода, равным 23: • ATmega8, ATmega8L (Рис. 1.2) — имеют FLASH-память программ объемом 8 Кбайт, ОЗУ объемом 1 Кбайт и EEPROM-память данных объемом 512 байт. Эти модели полностью (по цоколевке и функцио- 0 1 2 3 4 ... 195
|
