    
Раздел: Документация
0 ... 52 53 54 55 56 57 58 ... 66  Рис. 7.1. Схема силового тиристорного инвертора с активной нагрузкой, включенной в цепи разделительной емкости 400KW 2D0KW 4КА OA AVG(ABS(W(R1))) т ш щ ж  l{VT1:ANODE) j[a V(VT1 :Anode,VT1:Cathode) t=*=E 7*** \ 7" "У: "г: DA -4КА   OA. SEL» -2КА,
l(RD Рис. 7.2. Осциллограммы токов и напряжений на элементах схемы (рис. 7.1), полученные при моделировании с максимально допустимым шагом 0,2 миллисекунды 167 L1 2тН  I(R1) Рис. 7.З. Осциллограммы токов и напряжений на элементах схемы (рис. 7.1), полученные при моделировании с максимально допустимым шагом 1 микросекунда ляющих численными методами, при моделировании принятыми по умолчанию, и величиной максимально допустимого шага 0,2 миллисекунды, который назначается по умолчанию при TSTOP = 30 миллисекунд (рис. 7.2) и 1 микросекунда (рис. 7.3). Из осциллограмм на рис. 7.2 следует, что пуск схемы инвертора является неустойчивым и приводит к срыву инвертирования (ошибочное заключение). Из осциллограмм на рис. 7.3 следует, что пуск схемы с указанными параметрами является устойчивым, что подтверждается упрощенными аналитическими расчетами и экспериментальными данными. Приведенный пример демонстрирует необходимость критического подхода к полученным при моделировании схем результатам.  168 8. Иерархические структуры ...мой повар начиняет барашка сосисками, которые он выписывает из Страсбурга; колбасками, которые он заказывает в Труа; жаворонками, которые он получает из Питивье. Когда барашка режут ломтями... изнутри течет розовый сок, и на глаз приятный, и на вкус восхитительный. А. Дюма, «Виконт де Бражелон или Десять лет спустя* В Capture имеется возможность представления схемы в виде одного блока или иерархической структуры путем использования приема, применяемого при автоматизации проектирования электронных устройств (EDA), при котором используется либо планарный вариант (разводка печатных плат), либо иерархический (синтез и моделирование). Если в схеме несколько раз используется один и тот же фрагмент, иерархическое построение дает возможность изображать его только один раз и использовать данное изображение (иерархический блок) многократно. Различают следующие виды иерархических структур: 1.Простая иерархия — иерархическая структура без повторения одних и тех же фрагментов схемы, оформленных в виде иерархических блоков. 2.Сложная иерархия — иерархическая структура с повторением одних и тех же фрагментов схемы, оформленных в виде иерархических блоков. Планарные проекты применяются для небольших схем, расположенных на малом количестве страниц. Планарный проект является структурой, в которой соответствующие выводы страниц соединяются с помощью объектов Off-Page Connectors. Планарные проекты не могут быть организованы с помощью иерархических объектов (блоков, портов, выводов или ссылок на иерархический проект). Структура планарного проекта приведена на рис. 8.1. Все страницы схемы в планарном проекте содержатся в одной папке Windows и находятся на одном уровне менеджера проектов (Design Manager). Имеется возможность создавать объекты на страницах схемы, которые находятся в различных папках. Эти объекты называются иерархическими блоками. Многоуровневое расположение иерархических блоков называется иерархией. Любая схемная страница может содержать иерархические блоки (или ссылки на проект с иерархической структурой), которые находятся в различных папках Windows; структура проекта может иметь много уровней. Папка Windows, находящаяся на высшем уровне и содержащая прямые или косвенные 769 0 ... 52 53 54 55 56 57 58 ... 66 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||
