8(495)909-90-01
8(964)644-46-00
pro@sio.su
Главная
Системы видеонаблюдения
Охранная сигнализация
Пожарная сигнализация
Система пожаротушения
Система контроля удаленного доступа
Оповещение и эвакуация
Контроль периметра
Система домофонии
Парковочные системы
Проектирование слаботочных сетей
Аварийный
контроль
Раздел: Документация

0 ... 4 5 6 7 8 9 10 ... 131

Контакт

Сигнал SPP

I/O

Описание

14

AutoFeed#

О

HostBusy — сигнал квитирования. Низкий уровень означает готовность к приему тетрады, высокий подтверждает прием тетрады

17

Selectln#

о

Высокий уровень указывает на обмен в режиме IEEE 1284 (в режиме SPP уровень низкий)

10

Ack#

I

PtrClk. Низкий уровень означает готовность тетрады, высокий — ответ на сигнал HostBusy

11

Busy

I

Прием бита данных 3, затем бита 7

12

РЕ

I

Прием бита данных 2, затем бита 6

13

Select

I

Прием бита данных 1, затем бита 5

15

Error#

I

Прием бита данных 0, затем бита 4

Полубайтный режим сильно нагружает процессор, и поднять скорость обмена выше 50 Кбайт/с не удается. Безусловное его преимущество в том, что он работает на всех портах. Его применяют в тех случаях, когда поток данных невелик (например, для связи с принтерами). Однако при связи с адаптерами локальных сетей, внешними дисковыми накопителями и CD-ROM прием больших объемов данных требует изрядного терпения со стороны пользователя.

Двунаправленный байтный режим - Byte Mode

В данном режиме данные принимаются с использованием двунаправленного порта, у которого выходной буфер дан-

3.ПУ сигнализирует о готовности тетрады установкой низкого уровня на линии PtrClk.

4.Хост устанавливает высокий уровень на линии HostBusy, указывая на занятость приемом и обработкой тетрады.

5.ПУ отвечает установкой высокого уровня на линии PtrClk.

6.Шаги 1 -5 повторяются для второй тетрады. ТШш-Ц Сигналы!Ц


ных может отключаться установкой бита CR.5=1. Как и предыдущие, режим является программно-управляемым — все сигналы квитирования анализируются и устанавливаются драйвером. Сигналы порта описаны в табл. 1.5, временные диаграммы — на рис. 1.4.

Контакт

Сигнал SPP

Имя

в байтном режиме

I/O

Описание

1

Strobe#

HostClk

О

Импульс (низкого уровня) подтверждает прием байта в конце каждого цикла

14

AutoFeed#

HostBusy

о

Сигнал квитирования. Низкий уровень означает готовность хоста принять байт; высокий уровень устанавливается по приему байта

17

Selectln*

1284Active

о

Высокий уровень указывает на обмен в режиме IEEE 1284 (в режиме SPP уровень низкий)

16

lnit#

lnit#

о

Не используется; установлен высокий уровень

10

Ack#

PtrClk

I

Устанавливается в низкий уровень для индикации действительности данных на линиях Data [0:7]. Низкий уровень устанавливается в ответ на сигнал HostBusy

11

Busy

PtrBusy

I

Состояние занятости прямого канала

12

PE

AckDataReq*

I

Устанавливается ПУ для указания на наличие обратного канала передачи

13

Select

Xtlag*

I

Флаг расширяемости

15

Error#

DataAvail**

I

Устанавливается ПУ для указания на наличие обратного канала передачи

2-9

Data [0:7]

Data [0:7]

I/ о

Двунаправленный (прямой и обратный) канал данных

* Сигналы действуют в последовательности согласования (см. далее).


HostBusy

PrtClk

,1

HostClk

Данные

У

УШЛА

Рис. 1.4. Прием данных в байтном режиме Фазы приема байта данных:

1.Хост сигнализирует о готовности приема данных установкой низкого уровня на линии HostBusy.

2.ПУ в ответ помещает байт данных на линии Data [0:7].

3.ПУ сигнализирует о действительности байта установкой низкого уровня на линии PtrClk.

4.Хост устанавливает высокий уровень на линии HostBusy, указывая на занятость приемом и обработкой байта.

5.ПУ отвечает установкой высокого уровня на линии PtrClk.

6.Хост подтверждает прием байта импульсом HostClk.

7.Шаги 1-6 повторяются для каждого следующего байта.

Побайтный режим позволяет поднять скорость обратного канала до скорости прямого канала в стандартном режиме. Однако он может работать только на двунаправленных портах.

Режим ЕРР

Протокол ЕРР (Enhanced Parallel Port — улучшенный параллельный порт) был разработан компаниями Intel, Xircom и Zenith Data Systems задолго до принятия IEEE 1284. Он предназначен для повышения производительности обмена по параллельному порту. ЕРР был реализован в чипсете Intel 386SL (микросхема 82360) и впоследствии принят множеством компаний как дополнительный протокол параллельного порта Версии протокола, реализованные до принятия IEEE 1284, отличаются от нынешнего стандарта (см. далее).



0 ... 4 5 6 7 8 9 10 ... 131