Раздел: Документация

0 ... 5 6 7 8 9 10 11 ... 131

Протокол EPP обеспечивает четыре типа циклов обмена: * запись данных; ь чтение данных; % запись адреса; а чтение адреса.

Назначение циклов записи и чтения данных очевидно. Адресные циклы используются для передачи адресной, канальной и управляющей информации. Циклы обмена данными отличаются от адресных циклов применяемыми стробирую-щими сигналами. Назначение сигналов порта ЕРР и их связь с сигналами SPP объясняются в табл. 1.6.

Контакт	Сигнал SPP	Имя в EPP	I/O	Описание
1	Strobe*	Wnte#	О	Низкий уровень — цикл записи, высокий — цикл чтения
14	AutoLF*	DataStb#	о	Строб данных Низкий уровень устанавливается в циклах передачи данных
17	Selectln#	AddrStb*	о	Строб адреса Низкий уровень устанавливается в адресных циклах
16	lmt#	Reset#	о	Сброс ПУ (низким уровнем)
10	Ack#	INTR#	I	Прерывание от ПУ
11	Busy	Wait#	I	Сигнал квитирования Низкий уровень разрешает начало цикла (установку строба в низкий уровень), переход в высокий — разрешает завершение цикла (снятие строба)
2-9	Data [0 7]	AD[0 7]	I/O	Двунаправленная шина адреса/данных
12	PaperEnd	AckDataReq*	I	Используется по усмотрению разработчика периферии
13	Select	Xtlag*	I	Используется по усмотрению разработчика периферии
15	Error#	DataAvail#*	I	Используется по усмотрению разработчика периферии

* Сигналы действуют в последовательности согласования (см далее)

2 Зак № 530

---

ЕРР-порт имеет расширенный набор регистров (табл. 1.7), который занимает в пространстве ввода/вывода 5-8 смежных байт.

Имя регистра	Смещение	Режим	R/W	Описание
SPP Data Port	+0	SPP/EPP	W	Регистр данных SPP
SPP Status Port	+1	SPP/EPP	R	Регистр состояния SPP
SPP Control Port	+2	SPP/EPP	W	Регистр управления SPP
EPP Address Port	+3	EPP	R/W	Регистр адреса ЕРР Чтение или запись в него генерирует связанный цикл чтения или записи адреса ЕРР
EPP Data Port	+4	EPP	R/W	Регистр данных ЕРР. Чтение (запись) генерирует связанный цикл чтения (записи) данных ЕРР
Not Defined	+5. +7	EPP	N/A	В некоторых контроллерах могут использоваться для 16-/ 32-битных операций ввода/вывода

В отличие от программно-управляемых режимов, описанных ранее, внешние сигналы ЕРР-порта для каждого цикла обмена формируются аппаратно по одной операции записи или чтения в регистр порта На рис. 1.5 приведена диаграмма цикла записи данных, иллюстрирующая внешний цикл обмена, вложенный в цикл записи системной шины процессора (иногда эти циклы называют связанными). Адресный цикл записи отличается от цикла данных только стробом внешнего интерфейса.

Цикл записи данных состоит из следующих фаз:

1.Программа выполняет цикл вывода (IOWR#) в порт 4 (ЕРР Data Port).

2.Адаптер устанавливает сигнал Write# (низкий уровень), и данные помещаются на выходную шину LPT-порта.

---

3.При низком уровне Wait# устанавливается строб данных.

4.Порт ждет подтверждения от ПУ (перевода Wait# в высокий уровень).

5.Снимается строб данных — внешний ЕРР-цикл завершается.

6.Завершается процессорный цикл вывода.

7.ПУ устанавливает низкий уровень Wait#, указывая на возможность начала следующего цикла.

iow#

Wnte# Data Strobe# Wait# Data

Действительные данные

5 6

i

Г

		\

Рис. 1.5. Цикл записи данных ЕРР

Пример адресного цикла чтения приведен на рис. 1.6. Цикл чтения данных отличается только применением другого (пробирующего сигнала.

IOR# Wnte# -Add Strobe* " WaiW .

Data Ш7777ЖЖ/Ж/Т Действительные данн-ы1-ХШ

Рис. 1.6. Адресный цикл чтения ЕРР

Главной отличительной чертой ЕРР является выполнение внешней передачи во время одного процессорного цикла вво-

0 ... 5 6 7 8 9 10 11 ... 131