(осодо) рво г

1

40

1 vcc

(ос2/т1)рв1 [

39

] рао (ad0/pcint0)

(rxd1/ain0) рв2 [

~i

33

J pa1 (ad1/pcint1)

(txd1/ain1) рвз [

4

3.»

j pa2 (ad2/pcint2)

(ss/oc3b) рв4 Г

5

36

j раз (ad3/pcint3)

(mosi) рв5 [

б

35

] pa4 (ad4/pcint4)

(miso)рв6 L

7

34

J pa5 (ad5/pcint5)

(sck) рв7 с

В

j:

] pa6 (ad6/pcint6)

reset [

9

] pa7 (ad7/pcint7)

(rxdo)pdo [

Ю

3:

J pe0(icp1/int2)

(txdo)pd1 С

11

3 pe1(ale)

(int0/xck1) pd2 L

\2

II

J pe2(oc1b)

(int1/icp3) pd3 [

13

23

] pc7 (a15/tdi/pcint15)

(tosc1 /хск0/осза) pd4 [

27

J pc6(a14/td0/pcint14)

(oc1a/tosc2) pd5 Г

2-:

1 pc5(a13/tms/[cint13)

(wr)pd6 Г

I*

1 pc4(a12/tck/pcint12)

(rd)pd7 [

17

24

] pc3(a11/pcint11)

xtal2 L

ta

23

J pc2(a10/pcint10)

xtal1 L

19

22

J pc1 (a9/pcint9)

gnd L

20

21

J pco (a8/pcint8)

Обозначение

Номер вывода

Тип вывода

Описание

DIP

TQFP MLF

XTAL1

19

15

I

Вход тактового генератора

XTAL2

18

14

О

Выход тактового генератора

RESET

9

4

I

Вход сброса

Порт А. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

РАО (AD0/PCINT0)

39

37

I/O

0-й бит порта А

0-й бит мультиплексированной ША/ШД для внешнего ОЗУ

Вход внешнего прерывания по изменению сигнала

РА1 (AD1/PCINT1)

38

36

I/O

1-й бит порта А

1-й бит мультиплексированной ША/ШД для внешнего ОЗУ

Вход внешнего прерывания по изменению сигнала

РА2 (AD2/PCINT2)

37

35

I/O

2-й бит порта А

2-й бит мультиплексированной ША/ШД для внешнего ОЗУ

Вход внешнего прерывания по изменению сигнала

РАЗ (AD3/PCINT3)

36

34

I/O

3-й бит порта А

3-й бит мультиплексированной ША/ШД для внешнего ОЗУ

Вход внешнего прерывания по изменению сигнала

РА4 (AD4/PCINT4)

35

33

I/O

4-й бит порта А

4-й бит мультиплексированной ША/ШД для внешнего ОЗУ

Вход внешнего прерывания по изменению сигнала

РА5 (AD5/PCINT5)

34

32

I/O

5-й бит порта А

5-й бит мультиплексированной ША/ШД для внешнего ОЗУ

Вход внешнего прерывания по изменению сигнала

РА6 (AD6/PCINT6)

33

31

I/O

6-й бит порта А

6-й бит мультиплексированной ША/ШД для внешнего ОЗУ

Вход внешнего прерывания по изменению сигнала

Обозначение

Номер вывода

Тип вывода

Описание

DIP

TQFP MLF

РА7 (AD7/PCINT7)

32

30

I/O

7-й бит порта А

7-й бит мультиплексированной ША/ШД для внешнего ОЗУ

Вход внешнего прерывания по изменению сигнала

Порт В. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

РВО (Т0/ОС0)

1

40

I/O

0-й бит порта В

Вход внешнего тактового сигнала таймера/счетчика ТО Выход таймера/счетчика ТО

РВ1 (Т1/ОС2)

2

41

I/O

1-й бит порта В

Вход внешнего тактового сигнала таймера/счетчика Т1 Выход таймера/счетчика Т2

РВ2 (AIN0/RXD1)

3

42

I/O

2-й бит порта В

Неинвертирующий вход компаратора Вход USART 1

РВЗ (AIN1/TXD1)

4

43

I/O

3-й бит порта В

Инвертирующий вход компаратора Выход USART 1

PB4(SS/OC3B)

5

44

I/O

4-й бит порта В

Выбор Slave-устройства на шине SPI Выход В таймера/счетчика ТЗ

РВ5 (MOSI)

6

1

I/O

5-й бит порта В

Выход (Master) или вход (Slave) данных модуля SPI

РВ6 (MISO)

7

2

I/O

6-й бит порта В

Вход (Master) или выход (Slave) данных модуля SPI

РВ7 (SCK)

8

3

I/O

7-й бит порта В

Выход (Master) или вход (Slave) тактового сигнала модуля SPI

Порт С. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

PC0(A8/PCINT8)

21

18

I/O

0-й бит порта С

8-й бит ШАдля внешнего ОЗУ

Вход внешнего прерывания по изменению

сигнала