Регистр

Адрес

ATmega8515x/8535x

Alhiega8x/16x/32x

ATmega64x/128x

ATmega48x/88x/168x

ATmega 162x

ATmegal64x/324x/644x

ATmega 165x,

ATmega325x/3250x,

ATmega645x/6450x

ATmega640x/l280x/2560x

ATmegal281x/2561x

Описание

UCSR1C

$ЗС ($5С)

•

Регистр С

управления

USART1

($9D)

•

($СА)

•

•

•

UCSR2A

($D0)

•

Регистр А

управления

USART2

UCSR2B

($D1)

•

Регистр В

управления

USART2

UCSR2C

($D2)

•

Регистр С

управления

USART2

UCSR3A

($130)

•

Регистр А

управления

USART3

UCSR3B

($131)

•

Регистр В

управления

USART3

UCSR3C

($132)

•

Регистр С

управления

USART3

7

6

5

4

3

2

1

0

RXCn

ТХСл

UDREn

FEn

DORn

UPEn

U2Xn

MPCMn

Чтением/Запись)

R

R/W

R

R

R

R

R/W

R/W

Начальное значение

0

0

1

0

0

0

0

0

Бит

Название

Описание

7

RXC (RXO0

Флаг завершения приема. Флаг устанавливается в 1 при наличии непрочитанных данных в буфере приемника (регистр данных UDR). Сбрасывается флаг аппаратно после опустошения буфера. Если бит RXCIE (RXCIErt) регистра UCSRB (UCSR/jB) установлен, то при установке флага генерируется запрос на прерывание «прием завершен»

6

ТХС (ТХСл)

Флаг завершения передачи. Флаг устанавливается в 1 после передачи всех битов посылки из сдвигового регистра передатчика при условии, что в регистр данных UDR не было загружено новое значение. Если бит ТХС1Е (ТХС1Ея) регистра UCSRB (UCSR/jB) установлен, то при установке флага генерируется прерывание «передача завершена». Флаг сбрасывается аппаратно при выполнении подпрограммы обработки прерывания или программно, записью в него лог. 1

5

UDRE (UDRE*)

Флаг опустошения регистра данных. Данный флаг устанавливается в 1 при пустом буфере передатчика (после пересылки байта из регистра данных UDR в сдвиговый регистр передатчика). Установленный флаг означает, что в регистр данных можно загружать новое значение. Если бит UDRIE (UDRIEfl) регистра UCSRB (UCSR/jB) установлен, генерируется запрос на прерывание «регистр данных пуст». Флаг сбрасывается аппаратно, при записи в регистр данных

4

FE (FEw)

Флаг ошибки кадрирования. Флаг устанавливается в 1 при обнаружении ошибки кадрирования, т. е. если первый стоп-бит принятой посылки равен 0. Флаг сбрасывается при приеме стоп-бита, равного 1

3

DOR (DOR/0

Флаг переполнения. Флаг устанавливается в 1, если в момент обнаружения нового старт-бита в сдвиговом регистре приемника находится последнее принятое слово, а буфер приемника полон (содержит два байта). Флаг сбрасывается при пересылке принятых данных из сдвигового регистра приемника в буфер

2

UPE (UPErt)

Флаг ошибки контроля четности. Флаг устанавливается в 1, если в данных, находящихся в буфере приемника, выявлена ошибка контроля четности. При отключенном контроле четности этот бит постоянно сброшен в 0

1

U2X (U2X,i)

Удвоение скорости обмена. Если этот бит установлен в 1, то коэффициент деления предделителя контроллера скорости передачи уменьшается с 16 до 8, удваивая тем самым скорость асинхронного обмена по последовательному каналу. Этот бит используется только при асинхронном режиме работы и в синхронном режиме должен быть сброшен

0

MPCM (МРСМл)

Режим мультипроцессорного обмена. Если этот бит установлен в 1, ведомый микроконтроллер ожидает приема кадра, содержащего адрес. Кадры, не содержащие адреса устройства, игнорируются

7

6

5

4

3

2

1

0

RXCIEn

ТХС1ЕЛ

UDRIEEn

RXENn

TXENn

UCSZn2

RXB8n

TXB8n

Бит

Название

Описание

7

RXCIE (RXCIE/0

Разрешение прерывания по завершении приема. Если данный бит установлен в 1, то при установке флага RXC (RXCn) регистра UCSRA (UCSR/jA) генерируется прерывание «прием завершен» (если флаг I регистра SREG установлен в1)

6

TXC IE (ТХС1Ел)

Разрешение прерывания по завершении передачи. Если данный бит установлен в 1, то при установке флага ТХС (ТХСл) регистра UCSRA (UCSR/iA) генерируется прерывание «передача завершена» (если флаг I регистра SREG установлен в 1)

5

UDRIE (UDRIE/i)

Разрешение прерывания при очистке регистра данных UART. Если данный бит установлен в 1, то при установке флага UDRE (UDREa?) регистра UCSRA (UCSR/jA) генерируется прерывание «регистр данных пуст» (если флаг I регистра SREG установлен в 1)

4

RXEN (RXEN/0

Разрешение приема. При установке этого бита в 1 разрешается работа приемника USART и переопределяется функционирование вывода RXD (RXDa?). При сбросе бита RXEN (RXENa?) работа приемника запрещается, а его буфер сбрасывается. Значения флагов ТХС(ТХСл), DOR (DOR/i) и FE (FEn) при этом становятся недействительными

3

TXEN (TXENfl)

Разрешение передачи. При установке этого бита в 1 разрешается работа передатчика UART и переопределяется функционирование вывода TXD (TXDn). Если бит сбрасывается в 0 во время передачи, то выключение передатчика произойдет только после завершения передачи данных, находящихся в сдвиговом регистре и буфере передатчика

2

UCSZ2 (UCSZa*2)

Формат посылок. Этот бит совместно с битами UCSZ1:0 (UCSZw 1:0) регистра UCSRC (UCSR/iC) используется для задания размера слов данных, передаваемых по последовательному каналу

1

RXB8 (RXB8/1)

8-й бит принимаемых данных. При использовании 9-битных слов данных этот бит содержит значение старшего бита принятого слова. Содержимое этого бита должно быть считано до прочтения регистра данных UDR

0

TXB8 (TXB8«)

8-й бит передаваемых данных. При использовании 9-битных слов данных содержимое этого бита является старшим битом передаваемого слова. Требуемое значение должно быть занесено в этот бит до загрузки байта данных в регистр UDR