Раздел: Документация
0 ... 158 159 160 161 162 163 164 ... 195 Е
13.2.2. Формат кадра Под кадром в данном случае понимается совокупность одного слова данных и сопутствующей информации (см. Рис. 13.5). Кадр начинается со старт-бита, за которым следует младший бит слова данных. После старшего бита слова данных следует один или два стоп-бита. Если включена схема формирования бита четности, он включается между старшим битом слова данных и первым стоп-битом. -Кадр- IDLE \ St О У 1 У 2 3 У 4 У [5] У [6] У [7] У [8] У [Р] / Sp1 [Sp2] St/IDLE St— старт-бит, всегда О (л)— биты данных Р— бит четности Sp1— стоп-бит, всегда 1 IDLE— нет обмена по линии RxD или TxD, должна быть 1 Рис. 13.5. Формат кадра Формат кадра определяется различными битами регистров UCSRB (UCSRuB) и UCSRC (UCSRajC). В частности, размер слова данных определяется битами UCSZ2...UCSZ0 (UCSZaj2...UCSZajO) в соответствии с Табл. 13.11. Таблица 13.11. Определение размера слова данных
Выбор количества стоп-битов осуществляется с помощью бита USBS (USBSaj) регистра UCSRC (UCSRuC). Если этот бит сброшен в 0, блок передатчика формирует 1 стоп-бит в конце посылки. В противном случае, если бит установлен в 1, блок передатчика формирует 2 стоп-бита. Следует отметить, что приемником второй стоп-бит игнорируется, и соответственно ошибки кадрирования выявляются только для первого стоп-бита. Биты UPM1:UPM0 (UPIVM:UPMajO) регистра UCSRC (UCSRa/C) определяют функционирование схемы контроля четности модулей USART согласно Табл. 13.12. Таблица 13.12. Управление контролем четности
Значение бита четности получается путем выполнения операции «Исключающее ИЛИ» над всеми битами передаваемого слова данных. Если используется проверка на нечетность (odd parity), полученный результат инвертируется: PEVEN = dn , 0 ... 0 d3 0 d2 0 dx 0 d0 0 0 P0DD = dn x® ... 0flf30rf2®i 0rfo® 1 Если контроль четности включен, бит четности, как уже было сказано, вставляется передатчиком между старшим битом передаваемых данных и первым стоп-битом. 13.2.3. Передача данных Работа передатчика разрешается установкой в 1 бита TXEN (TXENaj) регистра UCSRB (UCSRajB). При установке бита вывод TXD (TXDaj) подключается к передатчику USART и начинает функционировать как выход независимо от установок регистров управления портом. Если используется синхронный режим работы, то переопределяется также функционирование вывода ХСК (ХСКл). Передача инициируется записью передаваемых данных в буферный регистр передатчика — регистр данных UDR (UDRaj). После этого данные пересылаются из регистра UDR (UDR/?) в сдвиговый регистр передатчика. Одновременно, если используются 9-битные данные, значение бита ТХВ8 0 ... 158 159 160 161 162 163 164 ... 195
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
