8(495)909-90-01
8(964)644-46-00
pro@sio.su
Главная
Системы видеонаблюдения
Охранная сигнализация
Пожарная сигнализация
Система пожаротушения
Система контроля удаленного доступа
Оповещение и эвакуация
Контроль периметра
Система домофонии
Парковочные системы
Проектирование слаботочных сетей
Аварийный
контроль
Раздел: Документация

0 ... 19 20 21 22 23 24 25 ... 195

Таблица 1.14. Описание выводов моделей ATrnega3250x/6450x (продолжение)

Обозначение

Номер вывода

Тип вывода

Описание

РА2

76

I/O

2-й бит порта А

РАЗ

75

I/O

3-й бит порта А

PA4

74

I/O

4-й бит порта А

PA5

73

I/O

5-й бит порта А

PA6

72

I/O

6-й бит порта А

PA7

71

I/O

7-й бит порта А

Порт В. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

PB0 (SS/PCINT8)

19

I/O

0-й бит порта В

Выбор Slave-устройства на шине SPI Вход внешнего прерывания по изменению сигнала

PB1 (SCK/PCINT9)

20

I/O

1 -й бит порта В

Выход (Master) или вход (Slave) тактового сигнала модуля SPI

Вход внешнего прерывания по изменению сигнала

PB2(MOSI/PCINT10)

21

I/O

2-й бит порта В

Выход (Master) или вход (Slave) данных модуля SPI

Вход внешнего прерывания по изменению сигнала

PB3(MISO/PCINTll)

22

I/O

3-й бит порта В

Вход (Master) или выход (Slave) данных модуля SPI

Вход внешнего прерывания по изменению сигнала

РВ4 (OC0A/PCINT12)

23

I/O

4-й бит порта В

Выход А таймера/счетчика ТО

Вход внешнего прерывания по изменению

сигнала

РВ5 (OC1A/PCINT13)

24

I/O

5-й бит порта В

Выход А таймера/счетчика Т1

Вход внешнего прерывания по изменению

сигнала

РВ6 (OC1B/PCINT14)

25

I/O

6-й бит порта В

Выход В таймера/счетчика Т1

Вход внешнего прерывания по изменению

сигнала

РВ7 (OC2A/PCINT15)

26

I/O

7-й бит порта В

Выход А таймера/счетчика Т2

Вход внешнего прерывания по изменению сигнала


Таблица 1.14. Описание выводов моделей AIrnega3250x/6450x (продолжение)

Обозначение

Номер вывода

Тип вывода

Описание

Порт С. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

РСО

53

I/O

0-й бит порта С

РС1

54

I/O

1-й бит порта С

РС2

55

I/O

2-й бит порта С

РСЗ

56

I/O

3-й бит порта С

РС4

57

I/O

4-й бит порта С

РС5

58

I/O

5-й бит порта С

РС6

68

I/O

6-й бит порта С

РС7

69

I/O

7-й бит порта С

Порт D. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

PDO(ICPl)

43

I/O

0-й бит порта D

Вход захвата таймера/счетчика Т1

PD1 (INTO)

44

I/O

1-й бит порта D

Вход внешнего прерывания

PD2

45

I/O

2-й бит порта D

PD3

46

I/O

3-й бит порта D

PD4

47

I/O

4-й бит порта D

PD5

48

I/O

5-й бит порта D

PD6

49

I/O

6-й бит порта D

PD7

50

I/O

7-й бит порта D

Порт D. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

РЕО (RXD/PCINT0)

2

I/O

0-й бит порта Е Вход USART

Вход внешнего прерывания по изменению состояния вывода

РЕ1 (TXD/PCINT1)

3

I/O

1-й бит порта Е Выход USART

Вход внешнего прерывания по изменению состояния вывода

РЕ2 (AIN0/XCK/PCINT2)

4

I/O

2-й бит порта Е

Неинвертирующий вход компаратора Вход/выход внешнего тактового сигнала USART

Вход внешнего прерывания по изменению состояния вывода


Таблица 1.14. Описание выводов моделей ATrnega3250x/6450x (продолжение)

Обозначение

Номер вывода

Ткп вывода

Описание

РЕЗ (AIN1/PCINT3)

5

I/O

3-й бит порта Е

Инвертирующий вход компаратора

Вход внешнего прерывания по изменению

состояния вывода

РЕ4 (USCK/SCL/PCINT4)

6

I/O

4-й бит порта Е

Вход/выход тактового сигнала модуля USI в режиме USART

Вход/выход тактового сигнала модуля USI в режиме TWI

Вход внешнего прерывания по изменению состояния вывода

РЕ5 (DI/SDA/PCINT5)

7

I/O

5-й бит порта Е

Вход данных модуля USI в режиме USART Вход/выход данных модуля USI в режиме TWI Вход внешнего прерывания по изменению состояния вывода

РЕ6 (DO/PCINT6)

8

I/O

6-й бит порта Е

Выход данных модуля USI в режиме USART Вход внешнего прерывания по изменению состояния вывода

РЕ7 (CLKO/PCINT7)

9

I/O

7-й бит порта Е

Выход предделителя тактового сигнала Вход внешнего прерывания по изменению состояния вывода

Порт F. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

PFO (ADCO)

97

I/O

0-й бит порта F Вход АЦП

PF1 (ADC1)

96

I/O

1 -й бит порта F Вход АЦП

PF2 (ADC2)

95

I/O

2-й бит порта F Вход АЦП

PF3 (ADC3)

94

I/O

3-й бит порта F Вход АЦП

PF4 (ADC4/TCK)

93

I/O

4-й бит порта F Вход АЦП

Тактовый сигнал JTAG

PF5 (ADC5/TMS)

92

I/O

5-й бит порта F Вход АЦП

Выбор режима JTAG

PF6 (ADC6/TDO)

91

I/O

6-й бит порта F

Вход АЦП

Выход данных JTAG



0 ... 19 20 21 22 23 24 25 ... 195