8(495)909-90-01
8(964)644-46-00
pro@sio.su
Главная
Системы видеонаблюдения
Охранная сигнализация
Пожарная сигнализация
Система пожаротушения
Система контроля удаленного доступа
Оповещение и эвакуация
Контроль периметра
Система домофонии
Парковочные системы
Проектирование слаботочных сетей
Аварийный
контроль
Раздел: Документация

0 ... 17 18 19 20 21 22 23 ... 195

* сл о =-о 2 о о

ооооооооо - см

qqqqqqqqооо

о llSSSSS-SSS < < <

>2frilu.u.llllli.lllzo<<<

<0<q-q-q-q-q-q-q-q.o>q-q-q. пппппппппппппппп

(особ) (rxd0/pcint8/pdi) (txdo/pdo) (xcko/aino) (0c3a/ain1) (oc3b/int4) (oc3c/int5) (t3/int6) (icp3/clko/int7) (53/pcinto) (sck/pcint1) (m0si/pcint2) (m iso/pci nt3) (oc2a/pcint4) (0c1a/pcint5) (0c1b/pcint6)

pg5 : peo : pei : pe2:

рез с

pe4: pes : pe6: pe7: рво с pb1 с pb2: рвз с рв4 г.

рв5: рвб:

- со о> о »- см

Э СП о —

j см со со со

гггтт

со ч igg - см

= й й ) р р

см см см см см см I.

uuuuuuuuuuuuu

lllqroooooooo x x о nw Ро

1 раз (ad3) ] ра4 (ad4) D pa5(ad5) : ра6 (ad6) : pa7(ad7) D pg2 (ale) 1 рс7(а15) И рс6(а14) ] рс5(а13) 1 рс4(а12) ] рсз (а11) ] рс2(а10) ] рс1 (а9) ] pco (а8) ] pg1 (rd) : pgo(wr)

;zzoo

tqfp/mlf

Рис. 1.13. Расположение выводов (вид сверху) моделей ATmegal281x/2561x

Таблица 1.13. Описание выводов моделей ATYnega 1281 х/2561х

Обозначение

Номер вывода

Тип вывода

Описание

XTAL1

24

I

Вход тактового генератора

XTAL2

23

0

Выход тактового генератора

RESET

20

I

Вход сброса

Порт А. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

РАО (ADO)

51

I/O

0-й бит порта А

0-й бит мультиплексированной ША/ШД для внешнего ОЗУ

РА1 (AD1)

50

I/O

1-й бит порта А

1-й бит мультиплексированной ША/ШД для внешнего ОЗУ

Таблица 1.13. Описание выводов моделей ATmega 1281х/2561х (продолжение)

Обозначение

Номер вывода

Тип вывода

Описание

РА2 (AD2)

49

I/O

2-й бит порта А

2-й бит мультиплексированной ША/ШД для внешнего ОЗУ

РАЗ (AD3)

48

I/O

3-й бит порта А

3-й бит мультиплексированной ША/ШД для внешнего ОЗУ

PA4(AD4)

47

I/O

4-й бит порта А

4-й бит мультиплексированной ША/ШД для внешнего ОЗУ

РА5 (AD5)

46

I/O

5-й бит порта А

5-й бит мультиплексированной ША/ШД для внешнего ОЗУ

PA6(AD6)

45

I/O

6-й бит порта А

6-й бит мультиплексированной ША/ШД для внешнего ОЗУ

PA7(AD7)

44

I/O

7-й бит порта А

7-й бит мультиплексированной ША/ШД для внешнего ОЗУ

Порт В. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

РВО (SS/PCINT0)

10

I/O

0-й бит порта В

Выбор Slave-устройства на шине SPI Вход внешнего прерывания по изменению сигнала

РВ1 (SCK/PCINT1)

11

I/O

1-й бит порта В

Выход (Master) или вход (Slave) тактового сигнала модуля SPI

Вход внешнего прерывания по изменению сигнала

РВ2 (MOSI/PCINT2)

11

I/O

2-й бит порта В

Выход (Master) или вход (Slave) данных модуля SPI

Вход внешнего прерывания по изменению сигнала

РВЗ (MISO/PCINT3)

13

I/O

3-й бит порта В

Вход (Master) или выход (Slave) данных модуля SPI

Вход внешнего прерывания по изменению сигнала

РВ4 (OC2A/PCINT4)

14

I/O

4-й бит порта В

Выход А таймера/счетчика ТО

Вход внешнего прерывания по изменению

сигнала

Таблица 1,13. Описание выводов моделей ATYnega 1281х/2561х (продолжение)

Обозначение

Номер вывода

Тип вывода

Описание

РВ5 (OC1A/PCINT5)

15

I/O

5-й бит порта В

Выход А таймера/счетчика Т1

Вход внешнего прерывания по изменению

сигнала

РВ6 (OC1B/PCINT6)

16

I/O

6-й бит порта В

Выход В таймера/счетчика Т1

Вход внешнего прерывания по изменению

сигнала

РВ7 (OC0A/OC1C/PCINT7)

17

I/O

7-й бит порта В

Выход А таймера/счетчика ТО

Выход С таймера/счетчика Т1

Вход внешнего прерывания по изменению

сигнала

Порт С. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

PCO (А8)

35

I/O

0-й бит порта С

8-й бит ША для внешнего ОЗУ

PCI (А9)

36

I/O

1-й бит порта С

9-й бит ША для внешнего ОЗУ

РС2 (А10)

37

I/O

2-й бит порта С

10-й бит ША для внешнего ОЗУ

РСЗ (АН)

38

I/O

3-й бит порта С

11-й бит ШАдля внешнего ОЗУ

РС4 (А12)

39

I/O

4-й бит порта С

12-й бит ШАдля внешнего ОЗУ

РС5 (А13)

40

I/O

5-й бит порта С

13-й бит ШАдля внешнего ОЗУ

РС6 (А14)

41

I/O

6-й бит порта С

14-й бит ШАдля внешнего ОЗУ

РС7 (А 15)

42

I/O

7-й бит порта С

15-й бит ШАдля внешнего ОЗУ

Порт D. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами

PDO (SCL/INT0)

25

I/O

0-й бит порта D

Вход/выход тактового сигнала модуля TWI Вход внешнего прерывания

PD1 (SDA/INT1)

26

I/O

1-й бит порта D

Вход/выход данных модуля TWI Вход внешнего прерывания

PD2 (RXD1/INT2)

27

I/O

2-й бит порта D Вход USART 1

Вход внешнего прерывания

PD3 (TXD1/INT3)

28

I/O

3-й бит порта D Выход USART 1 Вход внешнего прерывания



0 ... 17 18 19 20 21 22 23 ... 195