Раздел:
Документация0 ...
3 4 5 6 7 8 9 ...
195 Таблица 1.3. Описание выводов моделей ATmega48x/88x/168x (продолжение)
Обозначение | Номер вывода | Тип вывода | Описание |
DIP | TQFP MLF |
Порт D. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами |
PDO (RXD/PCINT16) | 2 | 30 | I/O | 0-й бит порта D Вход USART Вход внешнего прерывания по изменению состояния вывода |
PD1 (TXD/PCINT17) | 3 | 31 | I/O | 1-й бит порта D Выход USART Вход внешнего прерывания по изменению состояния вывода |
PD2(INT0/PCINT18) | 4 | 32 | I/O | 2-й бит порта D Вход внешнего прерывания Вход внешнего прерывания по изменению состояния вывода |
PD3 (INT1/OC2B/PCINT19) | 5 | 1 | I/O | 3-й бит порта D Вход внешнего прерывания Выход В таймера/счетчика Т2 Вход внешнего прерывания по изменению состояния вывода |
PD4 (T0/XCK/PCINT20) | 6 | 2 | I/O | 4-й бит порта D Вход внешнего тактового сигнала таймера/счетчика ТО Вход/выход внешнего тактового сигнала USART Вход внешнего прерывания по изменению состояния вывода |
PD5 (T1/OC0B/PCINT21) | 11 | 9 | I/O | 5-й бит порта D Вход внешнего тактового сигнала таймера/счетчика Т1 Выход В таймера/счетчика ТО Вход внешнего прерывания по изменению состояния вывода |
PD6 (AIN0/OC0A/PCINT22) | 12 | 10 | I/O | 6-й бит порта D Неинвертирующий вход компаратора Выход А таймера/счетчика ТО Вход внешнего прерывания по изменению состояния вывода |
PD7 (AIN1/PCINT23) | 13 | 11 | I/O | 7-й бит порта D Инвертирующий вход компаратора Вход внешнего прерывания по изменению состояния вывода |
Таблица 1.3. Описание выводов моделей AThiega48x/88x/168x (продолжение)
Обозначение | Номер вывода | Тип вывода | Описание |
DIP | TQFP MLF |
AREF | 21 | 20 | Р | Вход опорного напряжения для АЦП |
AVCC | 20 | 18 | Р | Вывод источника питания АЦП |
VCC | 7 | 4,6 | Р | Вывод источника питания |
GND | 8,22 | 3,5,21 | Р | Общий вывод |
| | | |
(ОС0/Т0) РВО г | 1 | 40 | J VCC |
(Т1)РВ1 с | 2 | 3D | 1 РАО (ADO) |
(AINO) РВ2 С | 3 | зе | J РА1 (AD1) |
(AIN1)PB3L~ | 4 | 37 | J PA2 (AD2) |
(SS) РВ4С | 5 | 36 | ] РАЗ (AD3) |
(MOSI) РВ5 С | 6 | 35 | J PA4 (AD4) |
(MISO) РВ6 L | 7 | 34 | 1 PA5 (AD5) |
(SCK) РВ7 L | 8 | 33 | □ PA6 (AD6) |
RESET С | 9 | 33 | □ PA7 (AD7) |
(RXD)PD0 С | 10 | 31 | J PE0(ICP/INT2) |
(TDX)PD1 С | 11 | 30 | 3 PE1(ALE) |
(INT0)PD2[I | 12 | 29 | ] PE2 (OC1B) |
(INT1)PD3C | 13 | 28 | 3PC7(A15) |
(ХСК) PD4 С | 14 | 27 | □ PC6(A14) |
(ОС1А) PD5L. | 15 | 26 | J PC5 (A13) |
(WR) PD6 L | 16 | 25 | □ PC4 (A 12) |
(RD)PD7 Г | 17 | 24 | J РСЗ(A11) |
XTAL2 С | 18 | 23 | J PC2(A10) |
XTAL1 С | 19 | 22 | DPC1 (A9) |
GND С, | 20 | 21 | H PCO (A8) |
33
cnj co
3 3
DIP
Cl Cl CL CL Cl z
оо-
о<•
>CLс
ППГ
>5 i
> 5 5
ч п n >- о го ю i
(MOSI)PB5l.
(MISO)PB6! (SCK)PB7( RESET[ (RXD)PD0 Г NC I (TXD)PD1 I (INTO) PD2 L (INT1) PD3 С (ХСК) PD4 Г.
(OC1A)PD5[
О
о
о
UUUULjUUIJL
ю г~~ см — q ,, о — <
lit si!
TQFP/MLF
а а а а
8
О г- СО со
3 3 3 3
ППППППППППП
1 РА4(AD4) ] РА5 (AD5) :РА6(AD6) 1РА7(AD7) J PE0 (ICP/INT2) 1 NC
□ РЕ1(ALE) ] РЕ2(ОС1В) 1 РС7(А15) ЛРС6(А14) J РС5(А13)
(mosi) PBS q 7
(MISO)PB6!" (SCK;РБ, i RESET I (RXD) PD0 Г.
NC г. (TXD)PD1 q 1 (INT0)PD2 Г" (INT1)PD3L~ (XCK) PD4 С (OC1A) PD5 Li 1
(o it} yf <m -
16
*39 □ PA4 (AD4) 38dPA5 (AD5) 37 H PAG(AD6) 6 □ PA7(AD7) 5 □ PE0(ICP/INT2) 4 □ NC 13 □ PE1 (ALE) 2 □PE2(OC1B) 1 □ PC7(A15) 0DPC6(A14) &I3PC5 (A13)
— cnj
. < <
icc q
a 5 i о 8 - 2 p § 2 i
— cm co
о c\7
PLCC
Таблица 1.4. Описание выводов моделей ATrnega8515x
| Номер вывода | Тип вывода | |
Обозначение | DIP | TQFP MLF | PLCC | Описание |
XTAL1 | 19 | 15 | 21 | I | Вход тактового генератора |
XTAL2 | 18 | 14 | 20 | 0 | Выход тактового генератора |
RESET | 9 | 4 | 10 | I | Вход сброса |
Порт А. 8-битный двунаправленный порт ввода/вывода с внутренними подтягивающими резисторами |
РАО (ADO) | 39 | 37 | 43 | I/O | 0-й бит порта А 0-й бит мультиплексированной ША/ШД для внешнего ОЗУ |
РА1 (AD1) | 38 | 36 | 42 | I/O | 1 -й бит порта А 1-й бит мультиплексированной ША/ШД для внешнего ОЗУ |
РА2 (AD2) | 37 | 35 | 41 | I/O | 2-й бит порта А 2-й бит мультиплексированной ША/ШД для внешнего ОЗУ |
РАЗ (AD3) | 36 | 34 | 40 | I/O | 3-й бит порта А 3-й бит мультиплексированной ША/ШД для внешнего ОЗУ |
РА4 (AD4) | 35 | 33 | 39 | I/O | 4-й бит порта А 4-й бит мультиплексированной ША/ШД для внешнего ОЗУ |
РА5 (AD5) | 34 | 32 | 38 | I/O | 5-й бит порта А 5-й бит мультиплексированной ША/ШД для внешнего ОЗУ |
РА6 (AD6) | 33 | 31 | 37 | I/O | 6-й бит порта А 6-й бит мультиплексированной ША/ШД для внешнего ОЗУ |
РА7 (AD7) | 32 | 30 | 36 | I/O | 7-й бит порта А 7-й бит мультиплексированной ША/ШД для внешнего ОЗУ |
Порт В. 8-битный двунаправленный порт ввс | >да/вывода с внутренними подтягивающими резисторами |
РВО (Т0/ОС0) | 1 | 40 | 2 | I/O | 0-й бит порта В Вход внешнего тактового сигнала таймера/счетчика ТО Выход таймера/счетчика ТО |
0 ...
3 4 5 6 7 8 9 ...
195