Раздел: Документация

0 ... 86 87 88 89 90 91 92 ... 195

j PEN ;-Hf

-+-D Q

JLUHHaflaMbjx

Усс

Подтягивающий резистор

BODEN-BODLEVEL -

Схема сброса по включению питания (POR)

Подтягивающий резистор

Регистр управления и состояния (MCUCSR)

Схема сброса по снижению Vcc (BOR)

		Фильтр
RESET

Схема сброса

Регистр сброса JTAG

Сторожевой таймер

f- 1

Встроенный RC- генератор

СК,

Тактовый генератор

CKSEL[3 0] -SUT[1 0] -

Счетчик задержки сброса

S Q rHR

Тайм-аут

Рис. 4.14. Структурная схема подсистемы сброса

Таблица 4.22. Регистры для определения источника сброса

Название	Описание	Адрес	Модель
MCUCSR	Регистр управления и состояния микроконтроллера	$34($54)	ATmega8515x/8535x, ATmega8x/16х/32х/64х/128х, ATmega 162х
MCUSR	Регистр состояния микроконтроллера	$34 ($54)	ATmega48x/88x/168x, ATmega 164х/324х/644х, ATmega 165х/325х/3250х/645х/6450х, ATmega640x/1280х/1281 х/2560х/2561 х

---

Чтением/Запись (W) Начальное значение

X

I

-

WDRF

BORF

EXTRF

PORF

Чтение (R)/3annCb (W) Начальное значение

Чтение (RJ/Запись (W) Начальное значение

Чтение (R)/3annCb (W) Начальное значение

R/W R/W R/W ООО

R/W О

См описание битов 3 2 10

X	I	X	JTRF	WDRF	BORF	EXTRF	PORF
X	X	X	R/W	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0	0
				См описание битов
				в)
7	6	5	4	3	2	1	0
-	-	-	-	WDRF	BORF	EXTRF	PORF
R	R	R	R	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0	0
				См описание битов
7	6	5	4	3	2	1	0
-	-	-	JTRF	WDRF	BORF	EXTRF	PORF
R	R	R	R/W	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0	0

См описание битов

б)

ATmega8x

ATmega8515x

ATmega8535x

ATmega 162x ATmega 16x/32x ATmega64x/128x

ATmega88x/48x/168x

ATmega 164x/324x/644x

ATmega 165x

ATmega325x/3250x

ATmega645x/6450x

ATmega640x

ATmega 1280x/1281x

ATmega2560x/2561x

Puc. 4.15. Формат регистров MCUCSR (а) и MCUSR (6)

Таблица 4.23. Флаги источников сброса регистров MCUSR и MCUCSR

Название флага	Описание
JTRF	Флаг JTAG-сброса. Устанавливается в 1, если сброс произошел в результате команды JTAG AVR RESET. Бит сбрасывается в результате сброса по питанию или непосредственной записью в него лог. 0
WDRF	Флаг сброса от сторожевого таймера. Устанавливается в 1, если источником сброса был сторожевой таймер. Бит сбрасывается в результате сброса по питанию или непосредственной записью в него лог. 0
BORF	Флаг сброса по снижению питания. Устанавливается в 1, если источником сброса была подсистема BOD. Бит сбрасывается в результате сброса по питанию или непосредственной записью в него лог. 0
EXTRF	Флаг аппаратного сброса. Устанавливается в 1, если сброс произошел в результате подачи на вывод сброса сигнала НИЗКОГО уровня. Бит сбрасывается в результате сброса по питанию или непосредственной записью в него лог. 0
PORF	Флаг сброса по включению питания. Устанавливается в 1 после подачи напряжения питания на микроконтроллер. Бит сбрасывается только непосредственной записью в него лог. 0

---

4.4.1. Сброс по включению питания

В состав всех микроконтроллеров семейства Mega входит система сброса по включению питания (схема POR — Power-on Reset). Эта схема удерживает микроконтроллер в состоянии сброса до тех пор, пока напряжение питания не превысит некоторого порогового значения КР0Т. При достижении напряжением питания значения VP0T схема POR запускает таймер задержки сброса. По окончании счета (после формирования задержки /тоит) внутренний сигнал сброса снимается и происходит запуск микроконтроллера.

Управление выводом RESET микроконтроллера при включении питания может осуществляться двумя способами. Если время нарастания напряжения источника питания известно и не превышает величины /тоиъ можно использовать способ, при котором напряжение на выводе RESET «повторяет» напряжение питания. Соответствующие данному способу временные диаграммы показаны на Рис. 4.16. Для реализации этого способа вывод RESET можно подключить к источнику питания либо оставить неподключенным, поскольку он уже подтянут к источнику питания внутренним резистором.

RESET

VPOI

- rst

Тайм-аут таймера сброса"

*тоит

Внутренний сброс

Рис. 4.16. Временные диаграммы сигналов при сбросе по включению питания; вывод RESET подключен к VDD

При втором способе вывод RESET управляется внешней схемой, и сигнал ВЫСОКОГО уровня подается на него только после установления напряжения питания. Временные диаграммы, соответствующие этому способу, показаны на Рис. 4.17.

В этом случае работой таймера задержки сброса будет управлять схема аппаратного сброса, и он начнет работать при достижении напряжением на выводе RESET порогового значения KRST.

0 ... 86 87 88 89 90 91 92 ... 195