    
Раздел: Документация
0 ... 87 88 89 90 91 92 93 ... 195 Усс" RESET - Тайм-аут таймера сброса - Урот Внутренний сброс - Vrst fTOUT Рис. 4.17. Временные диаграммы сигналов при сбросе по включению питания; вывод RESET управляется внешней схемой Данное решение является более дорогостоящим, так как требует применения внешних компонентов. Однако этот способ позволяет «подгонять» время запуска микроконтроллера под время нарастания напряжения используемого источника питания. 4.4.2. Аппаратный сброс Аппаратный (или внешний) сброс микроконтроллера осуществляется подачей на вывод RESET сигнала НИЗКОГО уровня. Микроконтроллер остается в состоянии сброса до тех пор, пока на выводе RESET будет присутствовать сигнал НИЗКОГО уровня. Минимальная длительность импульса, при которой гарантируется сброс микроконтроллера, для разных моделей различна, но не превышает 3.0 мкс (ATmega 162х). При достижении напряжением на выводе RESET порогового значения KRST запускается таймер задержки сброса. После формирования задержки /тоит внутренний сигнал сброса снимается и происходит запуск микроконтроллера. Временные диаграммы сигналов при аппаратном сбросе показаны на Рис. 4.18. RESET - Тайм-аут таймера сброса Внутренний сброс fTOUT Рис. 4.18. Временные диаграммы сигналов при аппаратном сбросе 4.4.3. Сброс от сторожевого таймера По тайм-ауту сторожевого таймера (если он включен) устанавливается внутренний сигнал сброса и генерируется короткий положительный импульс, длительность которого равна одному периоду тактового сигнала микроконтроллера. По спадающему фронту этого импульса запускается таймер задержки сброса. После формирования задержки /тоит внутренний сигнал сброса снимается и происходит запуск микроконтроллера. Временные диаграммы, соответствующие сбросу от сторожевого таймера, показаны на Рис. 4.19. RESET - Тайм-аут сторожевого таймера Тайм-аут таймера т сброса " Внутренний сброс - Л. 1 период тактового сигнала I""— fTOUT Рис. 4.19. Временные диаграммы сигналов при сбросе от сторожевого таймера 4.4.4. Сброс при снижении напряжения питания Все модели микроконтроллеров семейства Mega имеют в своем составе схему BOD (Brown-Out Detection), которая отслеживает уровень напряжения источника питания. Если работа этой схема разрешена, то при снижении напряжения питания ниже некоторого значения она переводит микроконтроллер в состояние сброса. Когда напряжение питания вновь увеличится до порогового значения, запускается таймер задержки сброса. После формирования задержки /Тоит внутренний сигнал сброса снимается и происходит запуск микроконтроллера. Временные диаграммы, соответствующие сбросу от схемы BOD, показаны на Рис. 4.20. Для уменьшения вероятности ложных срабатываний порог переключения схемы имеет гистерезис относительно порога срабатывания КВОт> равный 50 мВ (вот+ = вот + 25 мВ, Квот = Квот - 25 мВ). Кроме того, срабатывание схемы BOD произойдет только в том случае, если длительность провала напряжения питания будет больше 2 мкс. Во всех моделях включением/выключением схемы BOD управляет конфигурационная ячейка BODEN. Для разрешения работы схемы эта ячейка должна быть запрограммирована (0). А вот для задания порога срабатывания схемы BOD в разных моделях используется разное количество конфигурационных ячеек. Усе RESET Тайм-аут таймера сброса Внутренний сброс
Рис. 4.20. Временные диаграммы сигналов при сбросе по снижению напряжения питания АТтеда8515х/8535х, АТтеда8х/16х/32х/64х/128х В этих моделях порог срабатывания определяется состоянием конфигурационной ячейки BODLEVEL. Если в этой ячейке записана 1, порог срабатывания равен 2.7 В. Если же в ней записан 0 (после ее программирования), порог срабатывания равен 4.0 В. АТтеда325х/3250х/645х/6450х В этих моделях для управления схемой BOD используются две конфигурационные ячейки BODLEVEL1...0. Влияние содержимого этих ячеек на работу схемы BOD показано в Табл. 4.24. Таблица 4.24. Задание порога срабатывания схемы BOD в моделях ATmega325x/3250x/645x/6450x
ATmega 162х В моделях ATmega 162(V) для управления схемой BOD используются уже три конфигурационные ячейки BODLEVEL2...0. Влияние содержимого этих ячеек на работу схемы BOD показано в Табл. 4.25. 0 ... 87 88 89 90 91 92 93 ... 195 |
||||||||||||||||||||||||||||||||||
