Раздел: Документация
0 ... 168 169 170 171 172 173 174 ... 235 pcb <layer <class <class layer <group set <group set layer <net <net layer <group <group layer <fromto -cjiromta layer <class class <class class layer <padstack <region Нетрудно заметить, что самым верхним уровнем иерархии является печатная плата. Иерархическая организация позволяет определить правила размещения и трассировки с высокой степенью детальности без потери общих для всего проекта установок. При описании языка используются соглашения нормальной формы Бэкус-Науэра, знак ::= обозначает "определен как", дескрипторы, представляющие собой алфавитные, числовые или алфавитно-цифровые символьные строки, типа дескрипторов значения, имени файла обозначаются в угловых скобках <>. Фигурные скобки {} указывают, что заключенный в них объект может быть использован несколько раз. Круглые скобки используют для обязательного набора объектов. Квадратные скобки [ ] используют для обозначения возможного (опционного) множества объектов. Вертикальная черта - выбор по "ИЛИ". Структура файла задания (Do-файла) приведена в листинге П9.1. Минимально ДОЛЖНЫ быть включены В файл ПЯТЬ секций: pcb, structure, placement, library, network. Все остальные секции являются необязательными. I Листинг П9Л <design descriptor>::= (pcb <pcb id> [<parser descriptor> [<сарасitance resolution descriptor>] [<сonductanc e resolution descriptor>] [<current resolution descriptor>] [<inductance resolution descriptor>] [<resistance resolution descriptor>] [<resolution descriptor>] [<time resolution„descriptor> j [<voltage resolution desсriptor>] [<uni t descriptor> J [<structure descriptor> I <file descriptor>] [<placement descriptor> I <file descriptor>j [<library descriptor> I <file descriptor>] PLACE (<floor plan descriptor> I <f ile descriptor>] PLACE [<part„library descriptor> I <file descriptor>] [<network descriptor> I <file descriptor>] [<wiring descriptor>] [<col or d.es criptor>] Структура типичного Do-файла представлена в листинге П9.2. Помимо обязательных секций присутствуют дополнительные секции. I Листинг П9.2Se« (pcb <pcb id> (parser [(string quote <quote char>)] (space in quoted tokens [cn I off] [ (host cad <id>) ] [ (host version <id>) ] [{ (constant <id> <id>)}] I (write resolution {<character> <positive integer}) ] t (routes include {[testpoint I guides I image conductor]})] [ (wires include testpoint) ] ) (resolution <dimensior unit> <positive integer> ) (unit <dimension unit> ) (structure [<unit descriptor> I <resolution descriptor> I null] {<layer descriptor>} FST [<layer noise weight descriptor>] {<boundary descriptor>} PLACE {<place boundary descriptor>} [{<plane descriptor>}] FST ({<region descriptor>}] [{<keepout descriptor>}] <via descriptor> [<control descr iptor >] <rule descriptor> PLACE [<structure place rule descriptor>] {<grid descriptor>J [<grid manufасturing descriptor>] ) (placement (<unit descriptor> <resolution descriptor> I hull] [<place control descriptor>] {<coinponent instance>} ) (library [ <uni descriptor > ] {< image descriptor>) [ {<jumper jdescriptor>} ] (<padstack descriptor> > [<directory descriptor>] [ <extra image directory descr iptor> ] PLACE [{<family family descriptor>}I PLACE [{<image image descriptor>}] ) PLACE (floor plan [ <uni t descriptor > ] [<resolutiont descr iptor >] t{<cluster descriptor>}] [ {<zoonL descriptor>} ] ) PLACE <part library 1{<physical part mapping descriptor>}] { < logical par t jnapping descr iptor> } [{<logical part descriptor>}] [<directory descriptor>] ) (network {<net descriptor>> [{ <class descr iptor > ) ] FST ({<class class descriptor>}] [{<group descriptor>}] [{<group set descriptor>}] FST [{<pair descriptor>}] FST I{<bundle descriptor>}] ) 0 ... 168 169 170 171 172 173 174 ... 235
|