Раздел: Документация

0 ... 185 186 187 188 189 190 191 ... 235

<plane descriptor*

Описание плоскости металлизации.

<plane descriptor>::= (plane <net id>

<shape descriptor> I{<window descriptor>}]

)

Пример создания областей металлизации в виде полигонов: (pcb splitplane (structure

(layer si (type signal) (direction horizontal)) (layer pi (type power) (use net +5V gnd) \ (layer s2 (type signal) (direction horizontal)) (plane +5V (polygon pi 0.010 0.560 0.160 0.560

1.480 1.00 1.480 1.00 0.700 .1.280 0.700 0.560

0.160))

(plane GND (polygon pi 0.010 1.740 1.480 1.740 0.160 1.300 0.160 1.300 0.720 1.740 1.480))

i

<polygon de scrip tor >

Задание полигона.

<polygon descriptor>:: = (polygon

<layer id>

<aperture width> {<vertex>>

[;aperture typo [round I square]) ]

Г

<positive dimexiBion>

Положительный размер.

<positive dimension>::=[ <positive integer» <real> <£raction>]

---

<ponitive integer>

Положительное целое число. <positive„integer>: : = {<digit> I <digit> <positive integer>]

<power fanout de»cr±ptor>

Определение стрингерадля подключения питания. <power f anout descriptor>: : == ,pownr fanout (order "pin cap via pin yia cap I none] ) )

)

<pre£er plece side>

Предпочтительная сторона размещения компонента. place <pref er place side>: z = [front .only I back only prefer, .front prefer beck both]

<prefix>

Префикс. <prefix>::= < id>

<property value deecriptor>

Величина параметра.

<property value descriptor>: ; = £ <name descriptor> <value descriptor>) <qarc descriptor>

Задание дуги по центру и двум точкам. <qarc descriptor>: :=

qara < layer id> <aperture width> <vertex> <vertex> <vertex>

)

<real>

Действительное число. <real>; : =

[<positive integer>. <positive integer>. <positive integer>

---

<positive integer> ]

<rectangle descriptor*

Прямоугольник. <rectangle descriptor>::=

(rect < layer id> <vertex> <vertex>)

<reduced ahape descriptor*

Упрощенная форма контактной площадки. <reduced shape descriptor*: -(reduced <shape descriptor>)

<redundant wiring descriptor*

Правила упрощения разводки путем снижения числа изломов и т. п. <redundant wiring„descriptor*::= (allow redundant wiring [off on])

<reference descriptor*

<reference descriptor>:: =< pin id> <vertex>

•cregion .descriptor*

Задание области платы. FST <region descriptor>: : = (region [< id>]

[<rectangle descrLptor> I <polygon descriptor*]

(rule {[ <width descriptor> I <clearance descriptor*] })

)

В листинге П9.8 приводиться пример задания области на плате.

j Листинг ГЖ8v. У ."Г . • • • :jj

(pcb area

(structure

(layer si (type signal) (direction horizontal)) (layer pi (type power) (use net +5V GND)) (layer s2 (type signal) (direction vertical) ) (region (rect signal 4.35 2.75 6.35 4.75) (rule (clearance 0.008 (type wire wire))))

0 ... 185 186 187 188 189 190 191 ... 235