Раздел: Документация
0 ... 41 42 43 44 45 46 47 ... 131
Сигналы шины ISA восходят к шинам Microbus и Multibus, они естественны для периферийных микросхем фирмы Intel для процессоров 8080 и 80x86/88. Набор сигналов ISA-8 предельно прост. Программное обращение к ячейкам памяти и пространства ввода/вывода обеспечивают следующие сигналы: *Data[7:0] — шина данных, у Addr[19:0] — шина адреса. #AEN — разрешение адресации портов (запрещает ложную дешифрацию адреса в цикле DMA). » IOWR# — запись в порт. к QRD# — чтение порта. » SMemWR# — запись в память (в диапазоне адресов 0-FFFFFh). « SMemRD# — чтение памяти (в диапазоне адресов 0-FFFFFh). К сигналам запросов прерывания и каналам прямого доступа к памяти относятся следующие: » IRQ2/9, IRQ[3:7] — запросы прерываний. Положительный перепад сигнала вызывает запрос аппаратного прерывания. Для идентификации источника высокий уровень должен сохраняться до подтверждения прерывания процессором, что затрудняет разделяемое использование прерываний. Линия IRQ2/9 в шинах XT вызывает аппаратное прерывание с номером 2, а в AT — с номером 9. ш DRQ[1:3] — запросы 8-битных каналов DMA (положительным перепадом). » DACK[1:3]# — подтверждение запросов 8-битных каналов DMA. ш ТС — признак завершения счетчика циклов DMA. Шина имеет и несколько служебных сигналов синхронизации, сброса и регенерации памяти, установленной на адаптерах: ш IOCHRDY — готовность устройства, низкий уровень удлиняет текущий цикл (не более 15 мкс). ш BALE — разрешение защелки адреса. После его спада в каждом цикле процессора линии Addr 0-19 гарантированно содержат действительный адрес. т Refr# — цикл регенерации памяти (в XT называется DACK 0#). Сигнал появляется каждые 15 мкс, при этом шина адреса указывает на очередную регенерируемую строку памяти. я ЮСНК — контроль канала. Низкий уровень сигнала вызывает NMI CPU (разрешение и индикация в системных портах 061h, 062h). » Reset — сигнал аппаратного сброса (активный уровень — высокий). ш BCIock — синхронизация шины с частотой около 8 МГц. ПУ могут не использовать этот сигнал, работая только по управляющим сигналам записи и чтения. ш OSC — частота 14,431818 МГц, несинхронизированная с шиной (использовалась старыми дисплейными адаптерами). Кроме логических сигналов шина имеет контакты для разводки питания +5, -5, +12 и -12 В. Дополнительный разъем, расширяющий шину до 16-битной, содержит линии данных, адреса, запросов прерываний и каналов прямого доступа: « Data[15:8] — шина данных. « SBHE — признак наличия данных на линиях Data [15:8]. й LA[23:17] — нефиксированные сигналы адреса, требующие защелкивания по спаду сигнала BALE. Такой способ подачи адреса позволяет сократить время цикла (схемы дешифратора адреса памяти плат расширения начинают декодирование несколько раньше спада BALE). ш IRQ[ 10:12], I RQ[ 14:15] — дополнительные запросы прерываний. ш DRQ[5:7] — запросы 16-битных каналов DMA (положительным перепадом). т DACK[5:7]# — подтверждение запросов 16-битных каналов DMA. С переключением разрядности данных связаны сигналы: ж MCS16# — адресуемое устройство поддерживает 16-битные обращения к памяти. ш IOCS16# — адресуемое устройство поддерживает 16-битные обращения к портам. К новым управляющим сигналам относятся следующие: ш MemWR# — запись в память в любой области до 16 Мбайт. ш MemRD# — чтение памяти в любой области до 16 Мбайт. ш 0WS# — сигнал от устройства, разрешающий системной плате укоротить текущий цикл (устранить такты ожидания). 0 ... 41 42 43 44 45 46 47 ... 131
|
