Раздел:
Документация0 ...
111 112 113 114 115 116 117 ...
195 Таблица 7.10. Биты регистра TCCROA (TCCR2A)
моделей Atmegal65x/325x/3250x/645x/6450x
Бит | Название | Описание |
7 | FOCaiA | Принудительное изменение состояния вывода OC/iA (режимы Normal и CTC). При записи лог. 1 в этот бит состояние вывода ОСлА изменяется в соответствии с установками битов СОМлА1:СОМлА0. Прерывание при этом не генерируется и сброс таймера (в режиме СТС) не производится. В режимах Fast PWM и Phase Correct PWM этот бит должен быть сброшен в 0. При чтении бита всегда возвращается 0 |
| | Режим работы таймера/счетчика. Эти биты определяют режим работы таймера/счетчика следующим образом: |
| | Номер режима | WGM/il | WGM/iO | Режим работы таймера/счетчика Тя |
6,3 | WGMrtl: WGMaiO | 0 | 0 | 0 | Normal |
| 1 | 0 | 1 | Phase correct PWM |
| | 2 | 1 | 0 | CTC (сброс при совпадении) |
| | 3 | 1 | 1 | Fast PWM |
5,4 | СОМлА1: СОМлАО | Режим работы блока сравнения. Эти биты определяют состояние вывода ОСлА при наступлении события «Совпадение». Влияние содержимого эти* битов на состояние вывода зависит от режима работы таймера/счетчика |
2...0 | CS/i2...CS/iO | Управление тактовым сигналом. Эти биты определяют источник тактового сигнала таймера/счетчика. Действие этих битов зависит от исполнения таймера/счетчика и будет описано ниже |
Примечание, n = 0 или 2.
TCCROA | СОМ0А1 | СОМ0А0 | СОМОВ 1 | СОМОВО | - | - | WGM01 | WGM00 |
Чтение (R)/3anncb (W) Начальное значение | R/W 0 | R/W 0 | R/W 0 | R/W 0 | R 0 | R 0 | R/W 0 | R/W 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
TCCROB | FOC0A | FOC0B | - | - | WGM02 | CS02 | CS01 | CS00 |
Чтение (R)/3anncb(W) Начальное значение | W 0 | W 0 | R 0 | R 0 а) | R/W 0 | R/W 0 | R/W 0 | R/W 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
TCCR2A | СОМ2А1 | СОМ2А0 | С0М2В1 | СОМ2В0 | - | - | WGM21 | WGM20 |
Чтение (R)/3anncb (W) Начальное значение | R/W 0 | R/W 0 | R/W 0 | R/W 0 | R 0 | R 0 | R/W 0 | R/W 0 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
TCCR2B | FOC2A | FOC2B | - | - | WGM22 | CS22 | CS21 | CS20 |
Чтение (R)/3anncb (W) Начальное значение | W 0 | W 0 | R 0 | R 0 | R/W 0 | R/W 0 | R/W 0 | R/W 0 |
ATmega48x/88x/168x АТтеда164х/324х/644х АТтеда640х/1280х/1281х АТтеда2560х/2561х
АТтеда48х/88х/168х АТтеда164х/324х/644х АТтеда640х/1280х/1281х АТтеда2560х/2561х
б)
Рис. 7.12. Формат регистров ТССЯОАДССЯОВ (а) и ТССК2АДССЯ2В (б)
Таблица 7.11. Биты регистров TCCROA/TCCROB (TCCR2A/TCCR2B)
Регистр | Бит | Название | Описание |
| 7,6 | СОМлА1: | Режим работы блока сравнения «А». Эти биты определяют поведение вывода ОСлА при наступлении события «Совпадение». Влияние со- |
| СОМлАО | держимого этих битов на состояние вывода зависит от режима работы таймера/счетчика |
| 5,4 | СОМлВ1: | Режим работы блока сравнения «В». Эти биты определяют поведение вывода ОСлВ при наступлении события «Совпадение». Влияние со- |
| СОМлВО | держимого этих битов на состояние вывода зависит от режима работы таймера/счетчика |
| 3,2 | - | Зарезервированы, читаются какО |
TCCR/iA | | | Режим работы таймера/счетчика. Эти биты совместно с битом WG№to2 регистра ТССЯлВ определяют режим работы таймера/счетчика следующим образом: |
| | Номер режима | WGIVM | WGIVW | WGIVtoO | Режим работы таймера/счетчика Тл |
| | | 0 | 0 | 0 | 0 | Normal |
| 1,0 | WGMa/I: | 1 | 0 | 0 | 1 | Phase correct PWM |
| WGM/Ю | 2 | 0 | 1 | 0 | CTC (сброс при совпадении) |
| | | 3 | 0 | 1 | 1 | Fast PWM |
| | | 4 | 1 | 0 | 0 | Зарезервировано |
| | | 5 | 1 | 0 | 1 | Phase correct PWM |
| | | 6 | 1 | 1 | 0 | Зарезервировано |
| | | 7 | 1 | 1 | 1 | Fast PWM |
| 7 | FOCa/A | Принудительное изменение состояния вывода ОСлА (режимы Normal и СТС). При записи лог. 1 в этот бит состояние вывода ОСлА изменяется в соответствии с установками битов СОМлА1:СОМлА0. Прерыва- |
| | ние при этом не генерируется и сброс таймера (в режиме СТС) не производится. В режимах Fast PWM и Phase Correct PWM этот бит должен быть сброшен в 0. При чтении бита всегда возвращается 0 |
| 6 | FOO/B | Принудительное изменение состояния вывода ОСлВ (режимы Normal и СТС). При записи лог. 1 в этот бит состояние вывода ОСлВ изменяется в соответствии с установками битов СОМлВ1:СОМлВ0. Прерыва- |
ТССЯлВ | | ние при этом не генерируется и сброс таймера (в режиме СТС) не производится. В режимах Fast PWM и Phase Correct PWM этот бит должен быть сброшен в 0. При чтении бита всегда возвращается 0 |
| 5,4 | - | Зарезервированы, читаются как 0 |
| 3 | WGM,i2 | Режим работы таймера/счетчика. Этот бит совместно с битами WGMлl:WGMлO регистра ТССЯлА определяют режим работы тайме- |
| | | ра/счетчика | | | |
| 2...0 | CSw2...CS«0 | Управление тактовым сигналом. Эти биты определяют источник тактового сигнала таймера/счетчика. Действие этих битов зависит от исполнения таймера/счетчика и будет описано ниже |
7.5.1. Управление тактовым сигналом
Формирование тактового сигнала таймера/счетчика clkT0 (clkT2) осуществляется блоком предцелителя, который был рассмотрен в разделе 7.4.
В качестве тактового сигнала clkT0 (clkT2) таймеров/счетчиков, не имеющих асинхронного режима, может использоваться (см. Рис. 7.5, а):
•системный тактовый сигнал (clkT0 (Т2) = clk/0);
•масштабированный системный тактовыйсигнал (с1кто(Т2) = с1к1/0/«);
•внешний сигнал, поступающий на вход ТО (Т2) микроконтроллера
(с1кто(Т2) = с1кЕХт).
Тактовый сигнал таймеров/счетчиков с асинхронным режимом может формироваться либо из системного тактового сигнала clki/0 (clkT0 (Т2)= с1к/о/л), либо — в асинхронном режиме — из сигнала от дополнительного кварцевого резонатора (clkxo <т2) = clkTOsciA0> Как показано на Рис. 7.5, б. Переключение между синхронным и асинхронным режимами работы осуществляется с помощью бита ASO (AS2) регистра ASSR.
Выбор источника тактового сигнала, а также запуск и остановка таймеров/счетчиков осуществляются с помощью битов CS02...CS00 (CS22...CS20) регистров управления таймером TCCR/2 (TCCR/2A/TCCR/7B) согласно Табл. 7.12.
Таблица 7.12. Выбор источника тактового сигнала таймеров/счетчиков ТО и Т2
| | | Источник тактового сигнала |
CS/i2 | CS/il | CS/iO | Обычный таймер/счетчик | Асинхронный таймер/счетчик |
| | | ASa/ = 0 | ASa/=1 |
0 | 0 | 0 | Таймер/счетчик остановлен | Таймер/счетчик остановлен |
0 | 0 | 1 | clki/o | clki/o | clk-rosci |
0 | 1 | 0 | clk,/o/8 | clkI/0/8 | clk-rosci/8 |
0 | 1 | 1 | clkI/0/64 | clkI/0/32 | clk-rosci/32 |
1 | 0 | 0 | c!kI/0/256 | clkI/0/64 | clk-rosci/64 |
1 | 0 | 1 | clki/o/1024 | clkI/0/128 | clkTOSCi/128 |
1 | 1 | 0 | Вывод Та?, счет осуществляется по спадающему фронту импульсов | clkI/0/256 | clkjosci/256 |
1 | 1 | 1 | Вывод Та?, счет осуществляется по нарастающему фронту импульсов | clkI/o/1024 | clkTOsci/1024 |
0 ...
111 112 113 114 115 116 117 ...
195
