Раздел: Документация
0 ... 113 114 115 116 117 118 119 ... 195 может использоваться в таких приложениях, как регулирование мощности, выпрямление, цифро-аналоговое преобразование и др. Счетный регистр в этом режиме функционирует как суммирующий счетчик, инкрементирование которого осуществляется по каждому импульсу тактового сигнала clkT/r Состояние счетчика изменяется от $00 до максимального значения, после чего счетный регистр сбрасывается и цикл повторяется. При достижении счетчиком максимального значения устанавливается флаг прерывания по переполнению TOVn в соответствующем регистре флагов, а при равенстве содержимого счетного регистра и регистра сравнения OCRn (OCRM/ OCRaiB) устанавливается флаг OCF/i (OCFflA/OCFflB). Максимальное значение равно $FF (при WGMh2 = 0 или при отсутствии этого бита в регистре микроконтроллера) или задается регистром OCR/zA (при WGMh2 = 1). Особенностью работы схемы сравнения в этом режиме является двойная буферизация записи в регистр OCRn (OCR/jA/OCRaiB), которая заключается в том, что записываемое число на самом деле сохраняется в специальном буферном регистр, а изменение содержимого регистра сравнения происходит только в момент достижения счетчиком максимального значения. Благодаря такому решению исключается появление несимметричных импульсов сигнала (помех) на выходе модулятора, которые были бы неизбежны при непосредственной записи в регистр сравнения. Состояние выводов ОСл (ОСлА/ОСлВ) микроконтроллера в этом режиме также определяется содержимым битов СОМл1:СОМл0 (СОМлл;1:СОМа1хО) регистра TCCR/z/TCCR/zA (см. Табл. 7.16 и Рис. 7.14). Таблица 7.16. Управление выводами ОСл (ОСлА/ОСлВ) в режиме Fast PWM
Устанавливается флаг прерывания ОСл (ОСлх) Обновляется per. ОСНл (ОСЯлх) и устанавливается флаг прерывания ТОУл  ОСл (ОСлх) П П1—I П Период «— 1 -+«— 2 -»[«— 3 »« 4 >« 5- -6- СОМл1:0 = 3 (СОМлх1:0 = 3) л = 0 или 2 Рис. 7.14. Формирование ШИМ-сигнала в режиме Fast PWM Частота генерируемого сигнала определяется выражением л ОСл /с!к 1/0 N-256 где N— коэффициент деления предделителя (см. Табл. 7.12). Отдельно следует рассматривать случаи, когда в регистре сравнения находятся предельно возможные значения. Если в регистре сравнения OCR/i (ОСЫяА/ОСЫяВ) содержится $00, то на выходе ОСл (ОСлА/ОСлВ) будут наблюдаться короткие выбросы с периодом, равным максимальному значению таймера/счетчика. Если же содержимое регистра сравнения равно максимальному значению, то вывод ОСл (ОСлА/ОСлВ) переключится в устойчивое состояние, определяемое установками битов СОМл1:СОМл0 (СОМлх1:СОМях0). В частности, подобным образом функционирует выход ОСлА, когда максимальное значение задается регистром OCR/jA. Режим Phase Correct PWM Режим Phase Correct PWM («ШИМ с точной фазой»), как и режим Fast PWM, предназначен для генерации сигналов с широтно-импульсной модуляцией. Однако в этом режиме счетный регистр функционирует как реверсивный счетчик, изменение состояния которого осуществляется по каждому импульсу тактового сигнала clkT0 (clkT2). Состояние счетчика сначала изменяется от $00 до максимального значения, а затем обратно до $00. Соответственно, максимальная частота сигнала в этом режиме в 2 раза меньше максимальной частоты сигнала в режиме Fast PWM. Тем не менее благодаря «симметричности» изменения состояния счетчика режим Phase Correct PWM предпочтительнее использовать для решения задач управления двигателями. Максимальное значение равно $FF (при WGMh2 = 0 или при отсутствии этого бита в регистре микроконтроллера) или задается регистром OCR/jA (при WGM/?2 = 1). При достижении счетчиком максимального значения происходит смена направления счета, однако счетчик остается в этом состоянии в течение одного периода сигнала clkTw. При достижении счетчиком минимального значения ($00) также происходит смена направления счета и одновременно устанавливается флаг прерывания ТОУл в соответствующем регистре флагов. При равенстве содержимого счетного регистра и регистра сравнения OCRn (OCR/2A/OCR/2B) устанавливается флаг ОС¥п (OCFflA/OCFflB) и изменяется состояние вывода ОСп (ОСлА/ОСлВ). Характер изменения определяется, как обычно, содержимым битов СОМл1:СОМл0 (СОМлх1:СОМл;с0) регистра TCCR/z/TCCRuA (Табл. 7.17 и Рис. 7.15). Таблица 7.17. Управление выводами ОСл (ОСлА/ОСлВ) в режиме Phase Correct PWM
Примечание, л = 0 или 2. Для исключения несимметричных выбросов в этом режиме тоже реализована двойная буферизация записи в регистры сравнения. Поэтому действительное изменение содержимого регистра сравнения происходит только в момент достижения счетчиком максимального значения. Если в регистр сравнения записать минимальное ($00) или максимальное значение, то при следующем совпадении состояния счетчика и содержимого регистра сравнения выход схемы сравнения переключится в устойчивое состояние согласно Табл. 7.18. 0 ... 113 114 115 116 117 118 119 ... 195
|
