Раздел: Документация
0 ... 59 60 61 62 63 64 65 ... 82 стродействие таких схем. Типичная схема логического элемента ТЛЭС показана на рис. 10-1, в. В схеме четыре эмиттерно-свя-занных каскада (77—Т4), два повторителя (775, Т6) и источник опорного напряжения (77). Если на входы а, Ь и с поданы потенциалы, соответствующие уровню «0», то транзисторы 77, Т2, ТЗ закрыты, транзистор же Т4 открыт, так как на его вход подано опорное напряжение с эмиттера транзистора 77, превышающее уровень «0». Но если хотя бы на один из входов а, Ъ или с подать напряжение, соответствующее уровню «1» (большее, чем опорное напряжение, снимаемое с эмиттера транзистора 77), то соответ- а) S) с о- U •J о- h и Рис. 10-2. Примеры схем логических ИС типов МОПТЛ (а) и КМОПТЛ (б) ствующий транзистор 77, Т2 или ТЗ откроется (но не войдет в режим насыщения), а транзистор Т4 закроется. Следовательно, сигнал с выхода повторителя на транзисторе Т6 соответствует функции НЕ—ИЛИ от трех входных сигналов. Поскольку транзистор Т4 закрыт тогда, когда открыт один из транзисторов 77, Т2 или ТЗ, то с выхода эмиттерного повторителя на транзисторе Т5 снимаем сигнал, который равен инверсии сигнала с триода 775, т. е. сигнал, соответствующий функции ИЛИ от трех входных сигналов. Логические схемы на основе транзисторов типа МОП (МОПТЛ) могут содержать схемы НЕ — И, НЕ — ИЛИ, а также схемы И, И — ИЛИ — НЕ и т. д. Схемы И и ИЛИ в данном случае образуются путем последовательного и параллельного включения МОП-транзисторов. В отличие от схем на биполярных транзисторах в схемах МОПТЛ в качестве нагрузочных резисторов используются открытые МОП-транзисторы (рис. 10-2, а). Благодаря этому упрощается технология изготовления ИС и, кроме того, увеличивается плотность размещения, так как МОП-транзистор занимает на подложке меньшую площадь, чем диффузионный резистор. В логических схемах на МОП-транзисторах отсутствуют элементы (резисторы, диоды) в цепи связи между выходом одного транзистора и входом другого. Это объясняется высоким входным сопротивлением МОП-транзисторов, которое определяется практически только утечками в изоляции и достигает 1012— 1014 Ом. Очень высокое входное сопротивление МОП-транзисторов, являясь несомненно их преимуществом, вместе с тем вызывает ряд трудностей при работе с ними. Напряжение пробоя изоляционного слоя окисла между затвором и каналом обычно лежит в диапазоне 30—50 В. Если на затвор МОП-транзистора попадает более высокое напряжение, то происходит пробой изоляции и транзистор выходит из строя. В связи с этим монтажник и все монтажные инструменты при работе с ИС на МОП-транзисторах должны заземляться. Перевозка и хранение таких ИС производится в специальной упаковке, замыкающей между собой их выводы или надежно изолирующей от внешних потенциалов. В смонтированном узле, где все свободные входы непосредственно присоединены к шинам питания, а использованные входы соединены с источником питания через нагрузки или транзисторы других каскадов, опасность пробоя MOfl-транзи-сторов резко уменьшается и правила обращения с такими узлами могут не отличаться от правил обращения с узлами на биполярных транзисторах. Логические схемы на комплементарных МОП-транзисторах (КМОПТЛ) основаны на использовании последовательно включенных и управляемых одним сигналом МОП-транзисторов разных типов проводимости. Поскольку открывание одного из этих транзисторов всегда сопровождается закрыванием другого, то такой каскад практически не потребляет мощности в статическом режиме. В качестве примера на рис. 10-2,(5 показана схема трехвхо-дового логического элемента ИЛИ — НЕ на комплементарных МОП-транзисторах. Для этого элемента F = a + b + c. 10-3. Параметры логических ИС Основными параметрами логических интегральных схем являются их быстродействие, потребляемая мощность, коэффициент объединения по входу, коэффициент разветвления по выходу, устойчивость против внешних воздействий, степень интеграции, надежность. Быстродействие ИС, как правило, определяется средней задержкой сигнала (tCp), равной среднеарифметическому задержек включения и выключения одного инвертора. При определении средней задержки в качестве границ временных инверторов обычно берут точки на фронтах, соответствующие половине перепада напряжения, или точки, соответствующие уровням 0,1 и 0,9 этого перепада. По средней задержке логические ИС делятся на сверхбыстродействующие (/Ср < 5 не), быстродействующие (tcv = 5ч--М0 не), среднего быстродействия (Ср= 10-100 не), низкого быстродействия (<ср > 100 не), № Логические ИС на основе МОП-транзисторов относятся обычно к схемам низкого быстродействия. Для них типичные значения средней задержки распространения лежат в диапазоне 100—1000 не для МОПТЛ с использованием р-канальных транзисторов, 30—300 не для МОПТЛ с n-канальными транзисторами и 1—100 не для КМОПТЛ. Схемы ТТЛ-типа относятся к схемам среднего быстродействия. Для них типична средняя задержка 5—50 не. Наибольшее быстродействие имеют транзисторные логические схемы с эмиттерными связями. Для них средняя задержка составляет 1—10 не. Потребляемая мощность логических ИС обычно зависит от того, какие сигналы поданы на входы этой ИС. Поэтому потребляемую мощность принято оценивать средней мощностью (/Лр), потребляемой типовым логическим элементом во включенном и выключенном состояниях. Как правило, чем выше быстродействие схем, тем больше средняя потребляемая ими мощность. Для схем ТЛЭС значение РСц составляет 20—80 мВт, для схем ТТЛ 2—40 мВт, для МОПТЛ 10—80 мВт и для КМОПТЛ 1 — 100 мкВт. В процессе переключения логических ИС средняя потребляемая мощность, как правило, выше средней статической мощности вследствие всплесков тока в переходных режимах. Особенно это заметно в ИС с малым лотреблением. Поэтому для них обычно указывается потребляемая мощность в динамическом режиме при определенной тактовой частоте. Поскольку снижение средней задержки логических схем сопровождается ростом потребляемой ими мощности, то находит применение параметр, называемый работой переключения (или добротностью), равный произведению средней потребляемой ИС мощности и средней задержки. Для первых поколений ИС этот показатель лежал в диапазоне 50—100 пДж. Последующие разработки позволили снизить его значение до 0,5—5 пДж. Помехоустойчивость логических ИС принято характеризовать параметром, называемым статической помехоустойчивостью. Статическая помехоустойчивость—это наименьшее постоянное напряжение, которое, будучи добавлено (при самом неблагоприятном сочетании обстоятельств) к полезному входному сигналу, вызовет появление ошибки во всей последующей цепи логических схем. Появление статической помехи наблюдается в тех случаях, когда относительно велико сопротивление проводников, подводящих к ИС напряжение питания. Падения напряжения на «земляной» шине, разные для разных ИС, будут суммироваться со входными сигналами и могут приводить к сбоям. Для исключения подобных ситуаций необходимо внимательно относиться к расположению проводников, подводящих напряжение питания, и увеличивать по возможности их се-чение. 0 ... 59 60 61 62 63 64 65 ... 82
|
