Раздел: Документация

0 ... 67 68 69 70 71 72 73 ... 119

156ШД6, 74ЯС239, 74ЛС11239 - два DMX Ы4с прямыми выходами;

74ЯС238, 74ЛС11238 - DMX 1-+8 с прямыми выходами, Е = Е1Е2Е3.

Любой демультиплексор может быть использован в качестве преобразователя двоичного n-разрядного кода в 2п-разрядный унитарный код, получаемый на 2™ выходах полного дешифратора п х 2П. Так, демультиплексор 1533ИД7, описываемый табл. 6.2, при Е = Е\Е2Ез = 1 преобразует двоичный 3-разрядный код хзх2х\ в инверсный 8-разрядный унитарный код

Ш7ШбШ5Ш4Ш3Ш2Ш1Шо,

только один разряд которого равен нулю.

Демультиплексоры с Z-состоянием выходов. Большие функциональные возможности имеют демультиплексоры с тремя состояниями выхода и управлением значением активного уровня выходных сигналов. Такие демультиплексоры представлены на рис. 6.8:

1531ИД22 - DMX 1 -* 10, описываемый функциями

Г Р®Е- А, при ОЕ = 1, ~ \ Z-состояние при ОЕ = 0,

где Е = Е\Е2, г = 0. ..9,Р (Polarity - полярность) - сигнал управления значением активного уровня выходных сигналов (Fi при Р = 0 и Fi при Р = 1);

74/538 - DMX 1-8, описываемый функциями

Г Р®Е-К, при ОЕ = 1, \ Z-состояние при ОЕ = 0,

где Е = EiE2E3E4, ОЕ = ОЕгОЕ2, г = 0...7;

74F539 - два DMX 1 -> 4, описываемые функциями

Г Р © Е К, при ОЕ = 1, 1 - \ Z-состояние при ОЕ = 0.

Демультиплексоры с адресными регистрами. Демультиплексоры с запоминанием адреса коммутируемого канала (рис. 6.9) выполняются на основе как синхронного, так и асинхронного адресного регистра:

74ЛЬ5131 - DMX 1 -» 8 с синхронным адресным регистром и инверсными выходами описываемый функциями

Q+ = ATdH V QTdH, г = 0,1,2, F,(v) = Е Kt(v) = Е QfQZQ? , i = e3e2eu Е = ЕХЕ2;

1531ИД22

F538

F539

Б

ът

1 2	dmx	» f 0
4		1
8		2
		3
Р		4
		5 Б
&£
> 1		7
2		8
		9
ОЕ	537

- F,

ю - ghd, 20 - v

	fp
	0
	1
	2
	3
	4
	5
	Б
	7

ю - ghd, 20 - v

Рис. 6.8

17 18

4

18

-<

д

6 7

13

15

-<

14

1 2	DMX	f> 0 1 2 3
Р
Е
0Е
1 2	DAW	* 0 1 2 3
Р
. Е
.ОЕ

10 - CM), 20

ALSl 31

/1LS137

А,-

a		f 1
0	dmx	0 4
1	rgar	1 4
2		2 9
>c		34 4ф
&£		5 0
1		Б 4
2		7 4

a		f
0	DMX	0 4
1	rgar	1 4
2		2 4
		3 4
L		4 4
&E		5 4
> 1		Б 4
2		7 4

- ghd, is - Vcc HC4514.MC14514S

		Г 0
0 1	РСЛЯ	1 2
2		3
3		4 5 Б
L		7 8 9 10 11
		12
		13
. E		14 15

8 - ghd, 16 -HC4515.MC14515B

6 5 4

18 17 20 19 14 13 16 13

dux rgar

17

20

13

Vi

HC237
a		f
0	DMX	0
1	rgar	1
2		2
i		3
l		4
&E		5
1		6
2		7

s - ghd, 16

12 - ghd, 24

GM), 24 - V

---

74ALS137 - DMX 1 -► 8 с асинхронным потенциальным адресным регистром и инверсными выходами описываемый функциями

Qt = ArL V QrL, г = 0,1,2, Fi(v)= E-Ki{v) = E-Q?Q?Q\\ * = e3e2eb Е = ЕХЕ2;

74ЯС237 - DMX 1 -> 8 с асинхронным потенциальным адресным регистром и прямыми выходами;

74ЯС4514, MCU514B - DMX 1 16 с асинхронным потенциальным адресным регистром (RGAR) и прямыми выходами, описываемые функциями

Qt = ArL\lQrT, г = 0,1,2,3, Fi(v) = Е Ki(u) = Е Q?Q$3Q?QV, г = e4e3e2ei;

74ЯС4515, Л/С14515Я - DMX 1 - 16 с асинхронным потенциальным адресным регистром (RGAR) и инверсными выходами.

Функциональная схема де-мультиплексора 74ALS131 показана на рис. 6.10. Демультиплексоры 74ЛХ5137 и 71ЯС237 описываются подобной же функциональной схемой с заменой синхронного регистра памяти на асинхронный потенциальный. Каскадирование демультиплексоров. Сигнал Е в соответствии с (6.2) выполняет также функцию стробирования выходных сигналов демультиплексора 1 - 2П: при Е = 0 выходы Fi = 0, т.е. сигнал Е может его включать или выключать. Это позволяет использовать входы Е для каскадирования нескольких ИС с целью увеличения числа коммутируемых каналов. На рис. 6.11,а показана схема демультиплексора 1 -* 8 на ИС 555ИД4, полученная на основании подстановки в (6.3) значений Е2 = £3, Gi = г3, E\ - G2 = EQ:

Ff = Eoxlx?x? = EoKj(v) = Fj, FI = Eox$x?x? = EoKn(v) = Fm,

где v = (x3, x2, Xi), m- 0е2ег = 0,1,2,3, j = le2ei = 4,5,6,7.

На рис. 6.11,6представлена схема демультиплексора 1 -> 16, построенная на двух ИС 555ИД7 по вышеизложенному способу. При использовании одного из сигналов Ej в качестве стробиру-ющего можно построить схемы демультиплексоров, имеющие

or,

ОЕ,

	D		Q
	0	RC
	1		0
	2		1 2
-	>с

/jls131

		Г
	DMX	0 4
1		1 4
2		гЬ
4		з 6
		4 9
&Е		5 i
1		6 6
2		7 s>

Рис. 6.10

Рис. 6.11

---

более 16 коммутируемых каналов. Так, схема демультиплексора 1 -»• 64 может быть построена на девяти ИС 555ИД7, одна из которых (ИС D9) используется в качестве дешифратора 3x8 (рис. 6.12,а). Дешифратор 3x8 при любой комбинации значений сигналов ХбХ5х4 включает только одну из восьми ИС Dl

-DS, а значения сигналов х3х2х1 определяют, какой из выходов этих ИС имеет активный уровень. Входы Е3 ИС Dl - D8 можно также использовать для подачи демультиплексируемого сигнала.

Дешифратор 7 X 128 можно построить на 17 ИС 555ИД7 без использования дополнительных ЛЭ (рис. 6.12,6). Демультиплексор Z>17 включен для выполнения функции DC 3x8, что обеспечивает селекцию двух из 16 ИС Dl - D16. Сигнал х7 производит выбор ИС Dl - DS при значении 0 и ИС D9 - /J16

-при значении 1. Этим обеспечивается однозначная адресация канала с активным уровнем выходного сигнала. Схему на рис.

6.12можно использовать в качестве демультиплексора, если на управляющие входы Ej ИС Dl - D8 подать демультиплексируемый сигнал Е, а на входы Е\ ИС D9 - D16 - сигнал Е.

Дешифраторы 4 х 10 (рис. 6.2) могут быть использованы при

Х\ - Е в качестве демультиплексоров 1 - 8 на основании соотношения

Fi = xAxejxe22x\l, г = 0...7.

Регистры памяти с адресуемыми разрядами. На рис.

6.13приведены ИС, в которых коммутация информационного сигнала D осуществляется с помощью демультиплексора для записи значения D в один из адресуемых триггеров (структурная схема, поясняющая выполнение этой операции, показана на рис. 6.14):

555ИР30 - 8-разрядный асинхронный потенциальный регистр памяти с адресуемыми разрядами, описываемый функциями

2

Q+ = DLr V QLTVR, Lr = WR]J Ае/ = WR Kr, r = e2eye0-

p=0

74Z/5256 - сдвоенный 4-разрядный асинхронный потенциальный регистр памяти с адресуемыми разрядами, описываемый функциями

Qt = DLr V QLr V R, Lr = WR A\> Ae0° = WR Kr, r = еге0;

74ЯС4724, CD4Q99B - 8-разрядные асинхронные потенциальные регистры памяти с адресуемыми разрядами, отличаю-

555ИР30

LS256

л« "Г 1 Л,- 2

В Hi d

1Л

WR

rga

2 А0

- д\

11 Щ

°7 1 =

gnd, к

НС4724

- Dl

	a
rga	00
	01
	02
	03
	a
	10
	11
	12
	13

8 - ghd, is - Vcc CD4099S

д 0 1 2	rga	a 0 1 2 3 4	4 3 e 7	3 6 7	a a 1 2	rga	a 0 1 2 3 4
D			9 10 11	3	D
>WR		5 6 7			1 WR		5 6 7
8			12	2	R

gnd, le

gnd, is - v

an -

wr" -5-

		f
1	dmx	a
2		1
4		2
		3
		4
		5
		6
1		7

T -<3n

555ИР30

Рис. 6.13

Рис. 6.14

155ИЖ7555ИР30555MF30

Рис. 6.15

JC1459BB

MCI 4599В

d

WR -Ц

5

ЪТ

>0e

rga	do
	a
	1
	2
	3
	4
	5
	6
	7

3 - nc gnd. is - v

d00	a2	3 Б 7	a a 1 2	rga	a 0" 1 2
	d	3	D		3 4 5
D07	Ш rh	i	. wr RD		б 7
	cs	8	cs
	r	2	r

У2 ~0 13 1 4 15 1 6 1 7

P-o,

gnd,

is - vn

0 ... 67 68 69 70 71 72 73 ... 119