    
Раздел: Документация
0 ... 68 69 70 71 72 73 74 ... 119 щиеся от ИС 555ИР30 только активным уровнем сигнала сброса триггеров R. Из вышеприведенных соотношений следует, что вход загрузки Lr имеет приоритет по отношению ко входу сброса R, что позволяет использовать адресуемые регистры при WR = R = 1 в качестве демультиплексоров сигнала D с прямыми выходами. Действительно, при WR = R = 1 выходы Fr = Q+ = D Кг. Если положить WR = R = D = 1, то адресуемые регистры преобразуются в полные дешифраторы Зх8и2х4с прямыми выходами. Каскадирование адресуемых регистров при использовании ИС 555ИР30 показано на рис. 6.15 (число адресуемых разрядов равно 64). При WR = R = 0 схема выполняет функции демультиплексора сигнала D 1 ->• 64 с прямыми выходами, а при WR = Л = 0, D = I - функции полного дешифратора 6 X 64 с прямыми выходами. На рис. 6.16 показаны еще два типа регистров с адресуемыми разрядами: Л/С 14598.fi- 8-разрядный асинхронный потенциальный регистр памяти с адресуемыми разрядами и Z-состоянием выходов, описываемый функциями Q+ = DLr V QLT V R, Lr = WR fl K" = Kr, DOrjQ, щ>»ое = «Г° ( Z-состояние при OE = 1, где г = e2e.\eo = 0 ... 7; Л/С" 14599.fi - 8-разрядный асинхронный потенциальный регистр памяти с адресуемыми разрядами и двунаправленным информационным сигналом /J, описываемый функциями Q+ = DLr V QLr V R, Lr = WE-RD-CS f[ AP", Г Qr при CS-RD = 1, r \ Z-состояние при CS • RD = 0, где r = e2eie0 = 0 ... 7. Структурная схема ИС MCl4599.fi изображена на рис. 6.17. Данная ИС может быть использована в микропроцессорных системах в качестве внешнего устройства - 8-разрядного асинхронного потенциального регистра памяти с адресуемыми разрядами, позволяющего производить контроль выводимых данных с помощью операции поразрядного чтения (CS RD = 1).
ш- CS- ш- R- е- hi НСХ4599В к другие триггерам Рис. 6.17 ДаЧ a,-(ft Л3-1 Д4 - 2 DMX DMX DC 3x8 D Ш r5 R Д0 Д,- ->W£
Рис. 6.18 6WE Arc г- R
• Каскадирование ИС MC14599fi показано на рис. 6.18 для увеличения числа адресуемых разрядов до 64. При необходимости можно построить схему и с большим числом разрядов. 6V3. Мультиплексоры Мультиплексором 2" 1 или 2"-канальным мультиплексором (рис. 6.19,а; MUX - Multiplexer) называется КС, выполняющая функцию 2"-1 DO= V DIiKi(u), А\ч»= Д*?, 1=0 (6.4) где v = (хп,...,хг) - адресные сигналы каналов мультиплексора, i = еп ... ei - адрес канала, К\(и) - минтермы (см. § 1.7), переключающие каналы, DI (Data Input) - информационные входные сигналы, DO (Data Output) - выходной сигнал мультиплексора. а) Dl КС в) do --Oh о/. - do dj. О/, Г71- ll -do Рис. 6.19 Мультиплексор является коммутатором 2" информационных сигналов DU на один выход DO. Действительно, если Ki(v) = 1, то Kj(v) = 0 при > i и DO = £>/,-. Если в (6.4) сигналы Dli заменить на Dli, то функция DO изменится на DO. Адресные сигналы каналов мультиплексора хр иногда будем обозначать через Ар (А - Address, р = 0, 1,..., п - 1). На основании (6.4) может быть построена схема мультиплексора при любом числе п адресных сигналов хр, комбинации значений которых определяют номер t информационного входа Dli, подключенного к выходу DO. На рис. 6.19,5 показан мультиплексор 2 -► 1, выполняющий функцию DO = DI0x\ V DliXi.((ко) Схема мультиплексора 41 представлена на рис. 6.19,в, из которого видно, что она включает в себя полный дешифратор на ЛЭ И (сравните с рис. 6,5,в). Для увеличения функциональных возможностей мультиплексоров и обеспечения их каскадирования вводится один из управляющих сигналов Е (Enable) или ОЕ (Output Enable). Структурная схема мультиплексора2" 1 со стробирующим сигналом Е показана на рис. 6.20,а. Данный мультиплексор выполняет функцию DOE- V DI,Kt(v). (6.6) i=0 Схема мультиплексора 2 -* 1 со стробирующим сигналом Е показана на рис. 6.20,5. Для уменьшения задержки сигнала Е дополнительный двухвходовый ЛЭ И исключен на основании соотношения DO = E(DI0xi V DIxxi) = Е DIQxx V Е DI]X\. Аналогично выполняются и другие мультиплексоры 2" - 1 со стробирующим входом Е. а) Dir. Dl КС смих> (5) do Dl„ t DI, Dl„ - DO КС DO 01 Рис. 6.20 Рис. 6.21 Структурная схема мультиплексора 2П - 1с сигналом ОЕ, управляющим Z-состоянием его выхода DO, показана на рис. 6.21. Данный мультиплексор выполняет функцию DO 2"-1 V DI,Ki(v) при ОЕ = 1, 1=0 Z-состояние при ОЕ = 0. (6.7) Работа мультиплексора со стробирующим сигналом Е наглядно поясняется электромеханической моделью, изображенной на рис. 6.22,а, а мультиплексора с Z-состоянием выхода - На рис. 6.22,5. Мультиплексоры без стробирования. Мультиплексоры без дополнительных управляющих сигналов показаны па рис. 6.23: 01, -с DJ.n-: ,х ) 1 DO б~> Сх "о -< "1 Dl n- 2-1 OE - .,x ) 4>
GHD, 14 - V MUX MUX MUX 13 DO Рис. 6.22 7 " CM), 14 - VD Рис. 6.23 155КП5 - MUX 8 -» 1 с инверсным выходом £Ю при 7 DO =\J DhxfxfxW i = e3e2ex; 1 = 0 176ЛС1 - три MUX 2 -> 1 (A - Address), один из информационных входов которых - инверсный, имеющие выходы, свободные от состязаний (см. § 2.5) DO = DIQxx V Dfixi V DI0DIX. Мультиплексоры со стробированием. Мультиплексоры со стробирующим сигналом Е показаны на рис. 6.24: 155КП1, 74/1С11150 - MUX 16 - 1 с инверсным выходом Ш при 154 DO = E\J DIiKi(v), Ki(u) = П *е/, i=0р=1 где v = (х4,х3,х2,хх), г = е4е3е2ех; 555КП2, МС14539В - сдвоенные MUX 4 -► 1 с общими адресными сигналами (двухразрядные 4-канальные мультиплексоры), выходы которых описываются функциями 3 DOj = Ej-\J DIjixe?x1, i = е2еь j = 0,1 t=0 (термин "n-разрядный" мультиплексор всегда будет означать использование общих адресных сигналов каналов у п разрядов мультиплексора); 155КП1 ЛСИ 150 ДСП! 51 ЛС1П53 ЛСП157 DI15
3 4 3 2 1 24 23 22 21 20 10 19 17 16 1 5 14 1 3 W
16 13 1 4 13 11 10 9
-4Ёо 4 - GHD 12 - V DJ 10 11 12 13 El MUX DO
ЛС11352 - W ЛС1Н5В - B5 4-7 - GHD 12 - CM), 24 - Vcc в 555КП2.А1С14539В T0 -ЦЕ0 см),is - vcc 555КП19 CM), 12 - V 555КП7 13,16 - V 555КП15 DJ, D/„, - DJ, 0i3 13 i. is. El MUX DO э DO, 712 El MUX DO ZK5,
8 - GND, IB
GHD.IB GND,16 531КП18 - B3" 6 - CM), is - V Рис. 6.24 555КП19, 74ДС11352 - двухразрядные MUX 4 -> 1 с инверсными выходами DOj (описание функционирования совпадает с соотношениями для ИС 555КП2); 555КП7, 74ЛС11151 - MUX 8 -> 1 с прямым DO и инверсным DO выходами при 0 ... 68 69 70 71 72 73 74 ... 119 |
