Раздел: Документация

0 ... 99 100 101 102 103 104 105 ... 119

Структурная схема ИС 74ALS962 изображена на рис. 7.24,а. Операции, выполняемые ИС, легко устанавливаются на основании вышеприведенных функций. Например,

Qt = QSrdH V QrdH, QS+ = QrdH V QSrdH

при DISi = DISo = 1, DIStu - DIStd = 0 (обмен данными между регистрами);

Qt = (DBr V QSr) dH V QrdH

при DISi = DIStu - 0 (запись в регистр памяти функции DBr V QSr).

Структурная схема И С 74 Л L5963 показана на рис. 7.24,6". Режимы ее работы приведены в табл. 7.4. Штрих-пунктирными линиями изображены входы для подачи сигналов Н и RA в ИС 74Л15964.

7.3. Реверсивные сдвигающие регистры

Символическая схема, изображенная на рис. 7.25,а, наглядно поясняет операции, производимые простейшими 4-разрядными реверсивными сдвигающими регистрами (типа SI/SO): последовательный ввод и передача информации из триггера Qr в триггер Qr+i или из триггера QT в триггер QT-\ обозначены направленными ветвями; DSq и S03 = Q3 - последовательные вход и выход данных при сдвиге в сторону старших разрядов (сдвиг влево); DS3 и SOq = Qo - последовательные вход и выход данных при сдвиге в сторону младших разрядов (сдвиг вправо). Сдвиг влево и вправо означают направление сдвига в общепринятой записи двоичных чисел. Более сложные реверсивные сдвигающие регистры (типа PI/PO) имеют параллельные входы и выходы данных и выполняют четыре операции: сдвиг влево, сдвиг вправо, параллельная запись (загрузка) и хранение данных.

Реверсивные сдвигающие регистры всегда могут быть построены на сдвигающих регистрах с синхронной параллельной загрузкой данных (на регистрах типа PI/PO). Входы параллельной загрузки используются при этом для сдвига данных в сторону младших разрядов (от Qr к Qr-i). На рис. 7.25,5показана реализация 4-разрядного реверсивного сдвигающего регистра типа SI/PO на ИС 155ИР1, описываемой функциями (7.4). Подставив в эти функции в соответствии с рис. 7.25,6 значения DS = DS0, L = М (Mode - режим), DT = QT+\ (г = 0,1,2),

155ИР1

DS3-М-

н-

2%

Рис. 7.25

D3 = DS3 и CS = CL = Я, получим:

Qt = DTrdH У QrdH, г = 0,1,2,3, DT0 = DSpMyQiM,

DTr = Qr-iM V Qr+iM, r = 1,2, DT3 = Q2M V DS3M

(M = 0 - сдвиг в сторону старших разрядов, М = 1 - сдвиг в сторону младших разрядов).

Принцип построения 8-разрядного реверсивного сдвигающего регистра на двух сдвигающих регистрах типа PI/PO (ИС 555ИР16) иллюстрируется рис. 7.26 (ОЕ = 1 для реализации операций сдвига влево и вправо).

Реверсивные сдвигающие регистры типов PI/SO и PI/PO. На рис. 7.27 показаны ИС:

531ИР11,1561ИР15, МС14194Я, CD40194B, 74ЛС11194Я - 4-разрядные реверсивные сдвигающие регистры типа Р1/РО с асинхронным потенциальным сбросом сигналом R в нулевое состояние, описываемые функциями:

Qt = (SrdH V QrRTdH) R, г = 0,1,2,3, (7.14)

So = QoMiMo V DSoMiMo V QxMJAq D0MiM0,

Sr = QrM\Mo V Qr-iMiMo V Qr+iM{M~o V DrMxM0, r =1,2,

S3 = Q3M{Mo V Q2MiM0 V DS3M{Mo V D3MXM0, Rr = Sr,

где r = 0,1,2,3 (используются Д-5/Д-триггеры);

155ИР13 - 8-разрядный реверсивный сдвигающий регистр типа Р1/РО с асинхронным потенциальным сбросом сигналом

D 0 1 2 3	rg <-	q
		и 1
L		2
cl >cs		3
DS

A = soo -о.

-q =s0,

33

---

os,

м

н

DS„

1-

D 0 1 2 О	RG 4-	DO 0 1
1 >с DS		у
		J
ОЕ

so0=a0 q,q2q3 Рис. 7.26

1-

D 0 1 2 •а	RG	DO 0 1
L >С DS		2 3
ОЕ

531ИР11,15Б1ИР15 MC14194S,CD40194B

D„ -

DS,

dsn

D		0
0	RS
1	<-►	0
2
3		l
>C		2
DS
3		3
0
MO
All
. R	194
I	4194

8 - GHD, is - V

cc

CD40104F,HC40104 з

d
0	RG	DO
1	4-►	0
2
3		1
>C		2
DS
3
0		3
MO
Ml
oe

ДСП 194

:<3- ff

D		0
0	RG
1	«-►	0
2
3		1
>C		2
DS
3		3
0
MO
Ml
1

4-7 - GHD

. - . - . t; CC

CD40100F

DS		0
0	RC
31	4-У	0
Cl	>
C2		31
M
0
1

8 - GMD, is - V

DD

1,3,7,10,14,13 - HC

155ИР13

3 3 7 9 13 1 7 19 21

D		0
0	RG
1	4-►	0
2
3		1
4
5		2
6
7		3
>C		4
DS
7		5
0
MD		6
Ml		7
fR	198

12 - GHD. 24

GMD,

7.3. Реверсивные сдвигающие регистры

619

R в нулевое состояние, описываемый функциями (7.14) при г = 0,1,. ..,7i

50 = адМа V QiMo V DoMtMo,

Sr = Qr-JHi V g+iMo V Д. Mi Mo, r = 1,2,..., 6,

S7 = QeMi V Z>S7Mo V D7M1M0,

Rr = Sr, r = 0,1,..., 7, Яг = (Mi V M0) • Я

(Hr - тактовый сигнал, подаваемый на R-S/R-триггеры, из которых построен сдвигающий регистр; при Mi = Mo = 0 сигнал Нт = 0, что обеспечивает режим хранения информации);

СО40104Я, 74ЯС40104 - 4-разрядные реверсивные сдвигающие регистры типа PI/PO с синхронным сбросом и Z-состоянием выходов, описываемые функциями:

Г Qr при ОЕ = 1,

г - Z-состояние при ОЕ = О,

Q+ = dtrdH V QrdH, г = 0,1,2,3,

РТ0 = WiMq V DSqMiMq V qimimq V Д0М1М0,

dtt = mJTo v gr xMiMo v qt+1m{m0 у a-mim0, г = i,2,

DT3 = MiM0 V Q2MiM0 V TJSjMiMo V Л3М1М0

(Z)Tr - функции возбуждения ZJ-триггеров, на которых построен регистр);

С £401002? - 32-разрядный реверсивный сдвигающий регистр типа SI/SO с рециркуляцией данных, описываемый функциями:

Q+ = DrdH\jQrdH, г = 0,1,2,3,

D0 = Q31M1M0 V DSoMiMo, Дп = QoMiMo.y DS3iMiM0, dr = Qr+1m1VQr-1m1, г =1,2,...,30

(Mi =0 - сдвиг вправо, Mi = 1 - сдвиг влево, Mo = 0 - рециркуляция, Mo = 1 - ввод данных при сдиге влево и вправо).

Режимы работы рассмотренных реверсивных сдвигающих регистров перечислены в табл. 7.5. Например, из функций, описывающих ИС 531ИР11, следует, что при значениях Mi = Mo = 0 функции возбуждения 5r = Qr, Rr = Qr (г = 0,1,..., 3), а значит Qt = Qr (режим хранения данных). Если Mi = Mo = 1, то ST = Dr, RT - ST, что соответствует синхронной параллельной загрузке данных Dr (г = 0,1,..., 3).

---

Таблица 7.5. Режимы работы реверсивных сдвигающих регистров

Mi М0	531ИР11	155ИР13,74ЛС11194 531ИР24.555ИР29 74L5671,7415672	CD40104B	CT>40100S
0 0 01 10 1 1	Хранение Ввод DSo Ввод DS3 Загрузка	Хранение Ввод DSo Ввод DS7 Загрузка	Сброс Ввод DSo Ввод DS3 Загрузка	Рециркул. Qo Ввод DS3i Рециркул. <5з1 Ввод DSo

Если в формулы, характеризующие ИС 531ИР11, подставить М\ = L, Мо = 1, то получатся функции, описывающие сдвигающий регистр с синхронной параллельной загрузкой данных.

На рис. 7.28 показано включение двух ИС 531ИР11 для получения 8-разрядного реверсивного сдвигающего регистра типа pi/po (DSq - вход последовательного ввода данных при сдвиге информации в сторону старших разрядов, DS7 - вход последовательного ввода данных при сдвиге в сторону младших разрядов).

D0 »i

»з Я

"о" *1-

5

Рис. 7.28

На рис. 7.29 приведены 8-разрядные реверсивные сдвигающие регистры типа PI/PO с двунаправленной шиной данных DB7 - DBq:

531ИР24 - регистр с асинхронным потенциальным сбросом сигналом R - 0 в нулевое состояние, описываемый функциями (7.14) при г = 0,1,...,7 и

D0 = QjAjAo V DSqMiMu V QiM{Mu V DB0MiM0,

D		a
0	RG
1	«-►
2		0	-
3
		1	-
>C
DS		2	-
3
п
		J
MO
Ml
*

Ds-

DE-

D		a
0	RG
1	«-►
2		0
3
		1
>c
DS		2
3
0		3
MO
Ml
*

-a.

531ИР24

555ИР29

13

23

21 20

DS 7		QO
	4-►
0		Д+ DB
>C		0
MO Ml		1 2 3
. 8		4 5
&		6
OE		7
1
2	289	Q7

10 - GHD,20 - V

-ЛС11299-

3-e - CTD;ie,i9

DS 7 0

MO Ml

RG	QO
4-►	Д» DB
	0
	1
	2
	3
	4
	5
	6
	7
323	Q7

10 - GHD.20 - V о

-ДСП 323-

3-6 - CM);ie,i9 - V

Рис. 7.29

Dr = QrWiWoVQr-iMiMQVQr+iMilMoVDBrMiMo, r = 1. Z>7 = QtMiIMq V QeMiMo V DS7Mx~Mo V DB7MiM0,

.6,

{

gr при 0£ = MiM0OEiOE2 = 1,

Z-состояние при OjE = 0;

533ИР29 - регистр с синхронным сбросом сигналом Л = О в нулевое состояние, описываемый функциями DT и DBr (г = 0,1,..., 7), приведенными выше, и

Qt = Dr~R dH V QrdH, г = 0,1,..., 7

(практически функции DTR реализуются заменой в функциях возбуждения Dr сигналов М0 и М0 на конъюнкции M0R и M0R).

Режимы работы описанных реверсивных сДвигающих регистров перечислены в табл. 7.5. Структурная схема ИС 531ИР24 изображена на рис. 7.30 (MUX - 8-разрядный 4-канальный мультиплексор, RG - 8-разрядный синхронный регистр памяти; г = 1,2,..., 6). Сигнал М1М0 = 1 переключает выводы DBr на параллельный ввод данных, размыкая связи между QT и DBr.

На рис. 7.31 представлена схема 16-разрядного реверсивного сдвигающего регистра, из которой видно назначение выходов Qo и Q7, не переводимых в Z-состояние сигналом ОЕ - 0. Сдвигающие регистры с Z-состоянием выходов допускают непосредственное их подключение к шине данных микроЭВМ.

0 ... 99 100 101 102 103 104 105 ... 119