Раздел: Документация
0 ... 96 97 98 99 100 101 102 ... 119 со rd • Я1-5- ds-н- rd- ЯЕ- 14 О dp ds a rg 1: oe CL d 15 14-0 rg j-i <pCL r 34 d ds (Г rg >C 14 О cl D 15 14-0 rg <bCL ds/so ► q -a 15 О LS673 ► SO >q«.tQn 15 О Г675 Рис. 7.10 как сигнал X = OE-HL, то при значении ОЕ = 0 (HL = Ф) производится последовательный ввод данных по входу DS, а при ОЕ = 1 и ИX = 0 - чтение информации по последовательному выходу 50 с рециркуляцией. Синхронный регистр памяти в ИС 74X5673 выполнен на Х)/Д-триггерах и описывается функциями переходов Q+ = (DrdCL V QrdCL) R, где Dr = Qr, CL = HL V RD V CS (загрузка производится сигналом HL при RD = 0 и CS = 0). Структурная схема ИС 74F675 изображена на рис. 7.10,6; она отличается от предыдущей схемы только отсутствием вентиля с Z-состоянием выхода, что требует введения раздельных последовательных входа DS и выхода SO и исключения одного из входов (R). 7.2. Сдвигающие регистры с параллельной записью данных Сдвигающие m-разрядные регистры с параллельной записью (загрузкой) данных Dm-\,..., Dq всегда имеют последовательный вход SI (Serial Input) ввода данных DS и последовательный выход SO (Serial Output). Такие регистры могут быть двух типов: с параллельным входом и последовательным выходом (PI/SO - Parallel Input/Serial Output) или с параллельным входом и параллельным выходом (PI/PO - Parallel Input/Parallel Output). Параллельная загрузка данных может быть как синхронной, так и асинхронной потенциальной. Сдвигающие регистры типов PI/SO и PI/PO. Для мультиплексирования функций (сдвиг и загрузка), выполняемых регистрами, необходимо использовать дополнительные управляющие сигналы. Один управляющий сигнал X (Load - загрузка) позволяет включать два режима работы регистра: X = 0 - последовательный ввод и сдвиг данных, X = 1 - синхронная параллельная загрузка данных. При асинхронной потенциальной загрузке данных сдвигающие регистры строятся на Х)/Х)-Х-триггерах, описываемых функцией переходов (4.30). На рис. 7.11 показаны ИС: 155ИР1 - 4-разрядный сдвигающий регистр типа PI/РО с синхронной параллельной загрузкой данных и двумя тактовыми входами CL (Clock Load - тактовый сигнал для загрузки данных) и CS (Clock Shift - тактовый сигнал для сдвига данных), связанными функцией С = CS • XV CL-X (можно использовать один тактовый сигнал CS - CL = Н); ИС описывается функциями: Q+ = DTrd(CS-L V CL-L) V QrdCS-L V CLL, г = 0...3, 1 DT0 = DS-LV D0L, DTr = QT-\L V DrL, r*= 1,2,3 J (7.4) (DTr - функции возбуждения триггеров); 531ИР12 - 4-разрядный сдвигающий регистр типа PI/PO с синхронной параллельной загрузкой данных, асинхронным потенциальным сигналом R сброса регистра в нулевое состояние и входами последовательного ввода данных JS и KS (при JS = KS получается вход DS); ИС описывается функциями: Q+ = (DTTdH V QTdH) R, г = 0,1,2,3, DT0 = (QUJS V QqKS)T V £>0X, DTr = Qr-{L V DTL; 155ИР1 531ИР12 555ИР16 D О 1 2 3 l >cl >CS SS- DS HL-HS- RG 2 10 7 - GHD, 14 - V 533ИР25 l H -DS - OE -
GHD, r5-5-
8 - CTD, 16 - V 555ИР9 2 3 4 5 6 7 DS±± 86 0.7 «3 a, о 0 1 2 3 i >c DS OE RG 295 UVD, 14 555ИР10 s - GHD, is - V Рис. 7.11 k DS - RG 07 GHD, is 555ИР16 - 4-разрядный сдвигающий регистр типа PI/PO с синхронной параллельной загрузкой данных и Z-состоянием выходов DOr] ИС описывается функциями: DOr = Qr при О-Е" = 1, Z-состояние при ОЕ = О, (7.6) Q+= DTrdH VQrdH, г = 0,1,2,3,\ (7 7) DTq - DS L V D0L, DTr = Qr-xLV DrL, r = 1,2,3; / l J 555ИР25 - 4-разрядный сдвигающий регистр типа PI/РО с синхронной параллельной загрузкой данных, асинхронным потенциальным сигналом Я сброса регистра в нулевое состояние и Z-состоянием выходов DOT; ИС описывается функциями (7.6), SO = Q3 и Q+ = (DTrdH V QrdH) R, г = 0,1,2,3, DT0 = DS-LV D0L, DTr = Qr-\~L V Dr£, r = 1,2,3; 555ИР9 - 8-разрядный сдвигающий регистр типа PI/SO с асинхронной параллельной загрузкой данных, выполненный на D/D-L-триггерах (4.30); ИС описывается функциями: Q+ = DrL V (DTrdH V QrdH) L, г = 0,1..., 7, DT0 = DS, DTr = Qr-i, r= 1,2,...,7, где Я = НгН2; 555ИР10 - 8-разрядный сдвигающий регистр типа PI/SO с синхронной параллельной загрузкой данных и асинхронным потенциальным сигналом R сброса регистра в состояние 0; ИС описывается функциями (7.8) при Я = Н\Н2 и г = 0,1,...,7 (Qr = SO). Каскадирование сдвигающих регистров типов PI/SO и PI/PO производится так же, как и каскадирование сдвигающих регистров типов SI/SO и SI/PO (см. рис. 7.4). Сигнал ОЕ, управляющий Z-состоянием выходов, не должен оказывать влияния на функции, выполняемые схемой, полученной при каскадировании ИС. Хотя сдвиг и загрузка данных в ИС 555ИР16 производятся независимо от значения сигнала ОЕ, однако значение ОЕ = 0 разрывает связь между соседними ИС (при каскадировании последовательный выход SO = D03 одной ИС подается на последовательный вход DS другой ИС). Таким образом, если используется вход ОЕ (ОЕ ф 1), то следует считать, что ИС 555ИР16 не имеет последовательного выхода. На рис. 7.12 показана схема 8-разрядного сдвигающего регистра с параллельной синхронной записью данных, выполненная на двух ИС 533ИР25. Эти ИС кроме выходов DOr, управляемых сигналом ОЕ, имеют дополнительный последовательный выход SO = Q3. Этот выход позволяет производить каскадирование ИС независимо от значения сигнала ОЕ. Тактовый сигнал сдвигающих регистров 555ИР9 и 555ИР10 описывается функцией dHi V Н2 = d(HxH2) = H;dHi V HfdH2, (7.10) т. е. один из равноправных тактовых сигналов Hi или Н2 может использоваться для запрета синхронных операций (например, при Н2 = 1 обеспечивается режим хранения данных в сдвигающем регистре, если тактовый сигнал Я подается на вход НЛ).  D2-»з" L -H-DS- RG Q3 1-Ю0 -DO, »7 RG 03 DO, 3 -D07 - SO Рис. 7.12 <r-l  555ИР9
На основании соотношений (7.4) - (7.9) легко могут быть построены функциональные схемы всех описанных сдвигающих регистров. На рис. 7.13 показана функциональная схема одного разряда сдвигающего регистра 555ИР9 (ЛЭ И-ИЛИ-НЕ формирует тактовый сигнал Н для всех триггеров регистра). В функциях (7.9) (для краткости описания) вместо двух синхронных сигналов Sr и RT использаван один сигнал DTr, что вполне допу- стимо при выполнении соотношения Рис. 7.13RT = ST. Сдвигающие регистры с асинхронной потенциальной загрузкой данных (555ИР9) удобны для построения интерфейсных устройств микропроцессорных систем, так как загрузка осуществляется без участия тактового сигнала (например, цри использовании системы на основе микропроцессора 580ВМ80 следует положить L = I/OWRV CS, где CS - сигнал с дешифратора адреса внешнего устройства. На рис. 7.14 приведены ИС, выполненные по КМОП-техно-логии: 176ИРЗ - 4-разрядный сдвигающий регистр типа PI/PO с синхронной параллельной загрузкой данных, по функциональному назначению аналогичный ИС 155ИР1; 561ИР9, 1554ИР51, 74J/C4035 - 4-разрядный сдвигающий регистр типа PI/PO с синхронной параллельной загрузкой данных, отличающийся от ИС о31ИР12 наличием входа Р (Polarity), управляющего полярностью выходного сигнала (DOT = QT® Р, 176ИРЗ
561ИР9.1554ИР51 561ИР6 7 - GMD, к CD4014B
GMD, D 0 Щ з L JS KS RG - GMD, 16 - V d CD4021B
- GMD, 16 - V Рис. 7.14
12 - GMD, 24 - V т.е. DOT = Qr при P = 0 и DOr = Qr при P = 1); 561ИР6 - многофункциональный 8-разрядный сдвигающий регистр с параллельной синхронной и асинхронной загрузкой и двумя двунаправленными шинами данных DA и DB (Т - Transmit - передача данных от входов DA к выходам DB при Т - 1 и от входов DB к выходам DA при Т = 0; АЕ - разрешение шины DA: при АЕ = 0 шина DA отключена); CDAQ1AB - 8-разрядный сдвигающий регистр типа PI/SO с синхронной параллельной загрузкой данных и двумя промежуточными выходами Qs и Q; ИС описывается функциями (7.7) при г = 0,1,...,7 (Q7 = SO); CDA021B - 8-разрядный сдвигающий регистр типа PI/SO с асинхронной параллельной загрузкой данных и двумя промежуточными выходами Qs и Q&; ИС описывается функциями (7.9) (Q7 = SO). В табл. 7.1 приведены режимы работы ИС 561ИР6 (значе- 0 ... 96 97 98 99 100 101 102 ... 119
|
