8(495)909-90-01
8(964)644-46-00
pro@sio.su
Главная
Системы видеонаблюдения
Охранная сигнализация
Пожарная сигнализация
Система пожаротушения
Система контроля удаленного доступа
Оповещение и эвакуация
Контроль периметра
Система домофонии
Парковочные системы
Проектирование слаботочных сетей
Аварийный
контроль
            
Раздел: Документация

0 ... 78 79 80 81 82 83 84 ... 119

входов и выполняющие функцию

n-1ш - 1-1

j=mj=0j=0

где тп = P„ j...PiP0) называются iV-разрядными адресными компараторами (Address Comparator). Из последнего выражения видно, что адресные компараторы представляют собой программируемые ЛЭ И или И-НЕ (при инверсном выходе F), число т инверсных входов которого задается с помощью управляющих входов Рр.

Функционирование 16-разрядного адресного компаратора описывается табл. 6.13 (вместо функций Aj указаны только индексы j). Синтез его достаточно просто осуществить на основании соотношения

15

где ipj = Aj = y5j(P3p2ptPo)» т.е. задача синтеза 20-входовой КС с одним выходом F сводится к синтезу 16 4-входовых КС, реализующих функции fpj. На рис. 6.76 приведены диаграммы Вейча для трех функций ipi, <р$ и <р$, составленные по табл. 6.13, из которых следует, что функции fj = Tpj © А} для j = 1, 5 и 8 описываются выражениями:

/i = p3p2Pie/ii, /5 = р3р2 vp3Pi85, /8 = р3 vp2PiP0e/i8.

Аналогично могут быть найдены и остальные функции fj и построена схема адресного компаратора.

На рис. 6.77 приведены адресные компараторы с инверсными выходами:

74ALS677A, 74ЛС11677 - 16-разрядные компараторы с инверсным стробирующим входом Е, выполняющие функцию

15

F= E-lKQAj);(6.16)

3=0

74ЛХ5678, 74ЛСП678 - 16-разрядные компараторы с фиксацией функции F в асинхронном потенциальном триггере, описываемые функциями

15

F= П(-Ф). Q+ = F-LVQ-L;

AISB77A

ALSB7B

А

0

I

2

3

4

5

6

7

8

9

10

11

12

13

14

IS

Р

0

I

2

3

£

AM 1677

ДСИ678

12 - СМ), 24 - VQ ALSB79A

2

. 3 4 3 6 7 8 9 1 О

А

0

I

2

3

4

5

Б

7

8

9

<5<

10

11

12

13

14

15

Р

0

1

2

3

L

А

0

t

1

2

3

4

5

6

7

8

9

Г<

10

11

12

13

14

15

Р

0

1

2

3

Г

А

0

I

2

3

4

5

Б

7

8

9

10

11

12

13

14

15

Р

0

1

2

3

L

12 - СМ), 24 - V 8 - СМ), 18 СС*

ALSBB0

8 - СМ), 18

А

0

1

2

3

4

5

Б

7

8

Q с

9

10

11

Р

0

1

2

3

L

10 - СМ), 20

ю - СМ), 20 - V


Таблица 6.14. 12-разрядный адресный компаратор

j

Р3Р2РР0

11

10

9

3 7

6 5

4

3

2

1

0

F

ООО

0

1 1

1

1

1

1 1

1

1

1

1

1

1

ООО

1

1 ]

1

1

1

1 1

1

1

1

1

0

1

0 0 1

0

1 1

1

1

1

1 1

1

1

1

0

0

1

0 0 1

1

1 1

1

1

1

1 1

1

1

0

0

0

1

0 1 0

0

1 1

1

1

1

1 1

1

0

0

0

0

1

0 1 0

1

1 1

1

1

1

1 1

0

0

0

0

0

1

0 1 1

0

1 1

1

1

1

1 0

0

0

0

0

0

1

0 1 1

1

1 1

1

1

1

0 0

0

0

0

0

0

1

1 0 0

0

1 1

1

1

0

0 0

0

0

0

0

0

1

1 0 0

1

1 1

1

0

0

0 0

0

0

0

0

0

1

1 0 1

0

1 1

0

0

0

0 fj

0

0

0

0

0

1

1 0 1

1

1 0

0

0

0

0 0

0

0

0

0

0

1

1 1 0

0

0 1

1

1

0

0 0

0

0

0

0

0

1

1 1 0

1

0 1

1

0

0

0 0

0

0

0

0

0

1

1 1 1

0

0 1

0

0

0

0 0

0

0

0

0

0

1

1 1 1

1

0 0

0

0

0

0 0

0

0

0

0

0

1

Все другие комбинации

0> ПНЕ-16И-НЕ да

а Ц>

Г

Ф-

Counter

a

7,9

0-6,8 10-15

Addr.Comp.

А0,А1 A2-A\5

РО PI Р2 РЗ

г 9-1

x -

DS

RG

*-

0.

Я -

Рп-

74ALS679A - 12-разрядный компаратор с инверсным стро-бирующим входом Е, описываемый табл. 6.14;

74/1/5680 - 12-разрядный компаратор с фиксацией функции F, описываемой табл. 6.14, в асинхронном потенциальном триггере.

Применения адресных компараторов. На рис. 6.78,а 16-разрядный адресный компаратор, выполняющий функцию (6.16), изображен в виде ЛЭ шНЕ-16И-НЕ (тп - аппаратно программируемое управляющими сигналами Рр число инверсных входов). Таким образом, данный компаратор может реализовать любой один макстерм (инверсный минтерм) 16 переменных. Из этого следуют все применения адресных компараторов.

Адресные компараторы могут использоваться в качестве детекторов состояния счетчиков, дешифраторов адреса памяти в микропроцессорных системах и др. На рис. 6.78,6" показана структурная схема 16-разрядного двоичного счетчика с синхронным сбросом в нулевое состояние сигналом R = 0, модуль пересчета которого М = 64896 установлен с помощью адресного компаратора, срабатывающего при состоянии счетчика 1111.1101.0111.1111. Другими словами, адресный компаратор является детектором кода

QisQuQnQuQuQioQsQsfyQeQsQAQsQiQiQo-

Достоинством такого способа управления модулем пересчета является представление состояний счетчика двоичным кодом чисел от 0 до 64895, что часто необходимо при использовании выходов счетчика для управления другими устройствами.

На рис. 6.78.6 показана структурная схема детектора последовательности, состоящей из m пулей, содержащихся во входной последовательности х. В процессе работы детектора число m можно изменять подачей определенного кода P3P2PiPo.

6.8. Схемы сравнения двоичных чисел

Пусть заданы два n-разрядных двоичных числа А„ = хп ... х2хг и У„ = уп ... j/22/i, где хп и уп - старшие разряды этих чисел. Соотношения между числами Л„ и Уп описываются пятью функциями:

д*„=у„, = ( ° приnx.<Y.) = { ° при

\ 1 при Л„ = У„; (1приЛ„<У„;

F(v,n Г 0 ПРИ хп >У„,/0 при Хп <УП,

11приЛп<}„;t 1 при Л„>УП;


Г 0 при Хп <Yn,

Легко заметить, что можно рассматривать только две функции, например, F(Xn < Yn) и F(Xn = Уп), так как остальные достаточно просто выражаются через них:

F(Xn>Yn) = F(Xn<Yn), F(Xn<Yn) = F(Xn<Yn)F(Xn = Yn),

F(Xn>Yn) = F(Xn <Yn) = F(Xn < Yn) V F(Xn = Yn).

Схемы, реализующие все соотношения (6Л7) или несколько из них, называются схемами сравнения чисел (Magnitude Comparator).

Соотношения (6Л7) между числами в позиционных системах счисления, в которых вес любого старшего разряда больше веса любого младшего разряда, довольно просто могут быть установлены на основании последовательного сравнения их одноименных разрядов. Сравнение чисел можно производить, начиная или с младшего или со старшего разряда. Предпочтительнее первый вариант сравнения, так как он допускает более естественный способ наращивания разрядности чисел.

Схемы сравнения чисел. Для описания схем сравнения двоичных чисел введем в рассмотрение переключательные функции 2п переменных:

f f,y у Л / 0> еСЛИ Хп>Уп,

Jn~J{ ""ll, еслиА-я<Кп;

Г 0, если Л"„ Ф Yn,

Сравнение чисел будем производить, начиная с младшего разряда. Из соотношений (6.18) следует, что

7nVn = F(Xn < Yn) F(Xn = Yn) = 0.

Табл. 6.15 задает функции fx и ipx для одноразрядных двоичных чисел Х\ = х\ и Y\ = у\ (га = 1). Из нее следует, что

Vi = *i © 01 = F(Xx=Yx), fx = хгух V хг © уг =

= F(Xi<Yi)VF(Xi=Yi) = F(X1<Yl).С -19j

Пусть теперь имеются функции fx и ipx для младших разрядов Xi и а числа двухразрядные, т. е. Х2 = х2Хх и Y2 = у2у\. Структурная схема сравнения этих чисел изображена на рис. 6.79,а. Требуется синтезировать КС для функций /2 и <р2, аргументами которых являются переменные fx, ipx, х2 и у2. Табл.

Таблица 6Л5. Сравнение одноразрядных чисел

ХхУХ

/lVi

ххУх

fi4>\

0 0 0 1

1 1

1 0

1 0 1 1

00

11

а)

У,-У

*2-

Уз-

l.J

1<с

Л

0

0

ф

0

0

•j

1

ф

1:

ф

0

0

0

ф

0

0

0

0

0

ф

0

0

z*z

0

Рис. 6.79

6.16 представляет собой таблицу истинности, описывающую эту КС. В строках с номерами i = 4,5,6,7 значения функций не определены (f2 = Ф и ip2 = Ф), так как не выполняется условие /iVi = 0- Функция /2 = 1 при х2 < у2 (старший разряд числа Х2 меньше старшего разряда числа У2), а также при х2 = у2 и fx = 1. Функция (р2 = 1 только при <рх = 1 и х2 = у2. Из диаграмм Вейча (рис. 6.79,6), построенных на основании табл. 6.16, следует, что

V2 = <t>\x2 © у2, f2 = х2у2 V fxx2 © у2.(6.20)

Если теперь составить таблицу истинности для функций /3 и у?3, аргументами которых являются переменные /2, ip2, х3 и

Таблица 6.16. Сравнение двухразрядных чисел

t

f\4>\Xiyi

Примечание

i

hvxx-iyi

Примечание

0

0 0 0 0

0 0

8

10 0 0

1 0

1

0 0 0 1

1 0

Х\ ф Ух

9

10 0 1

1 0

хх Ф Ух

2

0 0 10

0 0

Х\ > ух

10

10 10

0 0

хх < Ух

3

0 0 11

0 0

11

1011

1 0

4

0 10 0

ф ф

Хх = У\

12

110 0

1 1

5

0 10 1

ф ф

хх > Ух

13

1101

1 0

хх - Ух

6

0 110

ф ф

(несов-

14

1110

0 0

хх < Ух

7

0111

ф ф

местимо)

15

1111

1 1



0 ... 78 79 80 81 82 83 84 ... 119